Der Cyrix 6x86 (codename M1) ist eine sechste Generation, 80x86-vereinbarer 32-Bit-Mikroprozessor, der von Cyrix entworfen ist und von IBM und SGS-THOMSON verfertigt ist. Es wurde 1996 ursprünglich veröffentlicht.

Architektur

6x86 ist Superskalar und superpipelined und führt Register-Umbenennung, spekulative Ausführung, in Unordnung Ausführung und Datenabhängigkeitseliminierung durch. Jedoch hat es fortgesetzt, heimische x86 Ausführung und gewöhnlichen Mikrocode nur, wie der Winchip des Kentauren, verschieden von Mitbewerbern Intel und AMD zu verwenden, der die Methode der dynamischen Übersetzung zu Mikrooperationen mit Pentium Pro und K5 eingeführt hat.

Hinsichtlich innerer geheimer Lager hat es ein primäres geheimes 16-Kilobyte-Lager und ist mit Intel P54C Pentium mit der Steckdose vereinbar. Es war auch darin einzigartig es war das einzige x86 Design, um ein geheimes 256-Byte-Notizblock-Lager des Niveaus 0 zu vereinigen. Es hat sechs Leistungsniveaus: PR 90 +, PR 120 +, PR 133 +, PR 150 +, PR 166 + und PR 200 +. Diese Leistungsniveaus stellen zur Uhr-Geschwindigkeit des Spans selbst nicht kartografisch dar (zum Beispiel, PR 133 + sind an 110 MHz gelaufen, PR 166 + sind an 133 MHz, usw. gelaufen).

6x86 und 6x86L waren mit dem Befehlssatz von Intel P5 Pentium nicht völlig vereinbar, und ist nicht fähiger Mehrverarbeiter. Deshalb hat sich der Span als 80486 identifiziert und hat die CPUID Instruktion standardmäßig unbrauchbar gemacht. CPUID Unterstützung konnte durch erweiterte CCR-Register des ersten Ermöglichens ermöglicht werden, die dann Bit 7 in CCR4 setzen. Der Mangel an der vollen P5 Vereinbarkeit von Pentium hat Probleme mit einigen Anwendungen verursacht, weil Programmierer begonnen hatten, P5 mit dem Pentium spezifische Instruktionen zu verwenden. Einige Gesellschaften haben Flecke für ihre Produkte veröffentlicht, um sie auf 6x86 fungieren zu lassen.

Die erste Generation 6x86 hatte Hitzeprobleme. Das wurde in erster Linie durch ihre höhere Hitzeproduktion verursacht als andere x86 Zentraleinheiten des Tages und, weil solcher Computerbaumeister sie manchmal mit dem entsprechenden Abkühlen nicht ausgestattet haben. Die Zentraleinheiten überstiegen um 25 W heizen Produktion (wie der AMD K6), wohingegen der P5 Pentium ungefähr 15 W der überflüssigen Hitze an seiner Spitze erzeugt hat. Jedoch würden beide Zahlen ein Bruchteil der Hitze sein, die von vielen hoch Leistung NetBurst Pentium 4 Versionen einige Jahre später erzeugt ist.

Revidierte Kerne

6x86L (codename M1L) wurde später von Cyrix veröffentlicht, um Hitzeprobleme zu richten; das L-Eintreten für niedrige Macht. Verbesserte Produktionstechnologien haben Gebrauch niedrigeren Vcore erlaubt. Gerade wie der Pentium hat MMX 6x86L einen Spalt powerplane Stromspannungsgangregler mit getrennten Stromspannungen für die Eingabe/Ausgabe und den Zentraleinheitskern verlangt. Eine andere Ausgabe 6x86, 6x86MX, hat MMX Vereinbarkeit hinzugefügt, hat den EMMI Befehlssatz eingeführt, und hat die primäre Größe des geheimen Lagers zu 64 Kilobytes vervierfacht. Spätere Revisionen dieses Spans wurden MII umbenannt, um sich mit dem Pentium II Verarbeiter besser zu bewerben.

Leistung

Es ist von Experten nachgesonnen worden, der 6x86 entworfen wurde, um spezifisch auf geschäftsorientierten Abrisspunkten der Zeit, am meisten namentlich der Winstone-Abrisspunkt von Ziff-Davis eine gute Leistung zu bringen. Winstone hat verschiedene Geschwindigkeitstests mit mehreren populären Anwendungen durchgeführt. Es war einer der Hauptabrisspunkte während der Mitte - die 90er Jahre und wurde in einigen Hauptzeitschriften, wie Computereinkäufer und PC-Zeitschrift als ein entscheidender Faktor für Systemeinschaltquoten verwendet.

Cyrix hat eine PR-Schätzung (Leistungsschätzung) verwendet, um ihre Leistung mit Intel P5 Pentium (pre-P55C) zu verbinden, weil 6x86 an einer niedrigeren Uhr-Rate den höher abgestoppten P5 Pentium überboten hat. Zum Beispiel werden 133 MHz 6x86 einen P5 Pentium an 166 MHz überbieten, und infolgedessen konnte Cyrix den 133-MHz-Span als seiend ein P5 Pentium 166 gleich auf den Markt bringen. Eine PR-Schätzung war auch notwendig, weil 6x86 so hoch nicht abstoppen wie P5 Pentium und gleichwertige Produktionserträge aufrechterhalten konnte, so war es kritisch, die langsameren Uhr-Geschwindigkeiten als gleich in den Meinungen des Verbrauchers zu gründen. Jedoch war die PR-Schätzung nicht eine völlig ehrliche Darstellung 6x86's Leistung.

Während 6x86's Leistung der ganzen Zahl bedeutsam höher war als P5 Pentium, schwimmt sie Punkt-Leistung war — zwischen 2- und 4mal der Leistung der 486 FPU pro Uhr-Zyklus (abhängig von Operation und Präzision) mittelmäßiger. Der FPU in 6x86 war größtenteils dasselbe Schaltsystem, das für die frühere hohe Leistung von Cyrix 8087/80287/80387compatible Coprozessoren entwickelt wurde, der für seine Zeit sehr schnell war — war der Cyrix FPU viel schneller als die 80387 und sogar die 80486 FPU. Jedoch war es noch beträchtlich langsamer als der neue und völlig neu entworfene P5 Pentium und P6 Pentium Pro-Pentium III FPUs. Während 6x86's Entwicklung hat die Mehrheit von Anwendungen (Bürosoftware sowie Spiele) fast völlig Operationen der ganzen Zahl durchgeführt. Die Entwerfer haben dieser vorausgesehen zukünftige Anwendungen würden am wahrscheinlichsten diesen Instruktionsfokus aufrechterhalten. Also, um die Leistung des Spans dafür zu optimieren, was sie geglaubt haben, um die wahrscheinlichste Anwendung der Zentraleinheit zu sein, haben die Ausführungsmittel der ganzen Zahl den grössten Teil des Transistor-Budgets erhalten.

Die Beliebtheit des P5 Pentiums hat viele Softwareentwickler veranlasst zu reichen - optimieren Code auf der Zusammenbau-Sprache, um den P5 Pentium dicht pipelined und niedrigere Latenz FPU auszunutzen. Zum Beispiel hat das hoch vorausgesehene erste Person-Schütze-Beben hoch optimierten Zusammenbau-Code entworfen fast völlig um den FPU des P5 Pentiums verwendet. Infolgedessen hat der P5 Pentium bedeutsam andere Zentraleinheiten im Spiel überboten. Glücklich für 6x86 (und AMD K6) haben viele Spiele fortgesetzt, überall in der Lebenszeit des Spans auf die ganze Zahl gegründet zu sein.

Cyrix MII

6x86 Nachfolger — MII — ist spät gewesen, um einzukaufen, und konnte gut in der Uhr-Geschwindigkeit mit den Fertigungsverfahren verwendet zurzeit nicht klettern. Ähnlich dem AMD K5 war Cyrix 6x86 ein Design viel mehr konzentriert ganze Zahl Leistung pro Uhr als Uhr-Skalierbarkeit, etwas, was sich erwiesen hat, ein strategischer Fehler zu sein. Deshalb, trotz, sehr schnelle Uhr durch die Uhr, 6x86 und MII zu sein, wurden gezwungen, sich am niedrigen Ende des Marktes zu bewerben, wie AMD K6 und Intel P6 Pentium II immer vorn auf der Uhr-Geschwindigkeit waren. 6x86's und die alte Generation von MII "hat sich 486 Klasse", Punkt-Einheit schwimmen lassend, mit einer Abteilung der ganzen Zahl verbunden, die an am besten gleichwertig mit dem neueren P6 war und K6 Chips bedeutet haben, dass sich Cyrix in der Leistung nicht mehr bewerben konnte.

• Gwennap, Linley (am 25. Oktober 1993). "Cyrix Beschreibt Pentium Mitbewerber" Mikroprozessor-Bericht.
• Gwennap, Linley (am 5. Dezember 1994). "Cyrix M1 Designbänder". Mikroprozessor-Bericht.
• Gwennap, Linley (am 2. Juni 1997). "Cyrix 6x68MX Überbietet AMD K6". Mikroprozessor-Bericht.
• Schieferdecker, Michael (am 12. Februar 1996). "Cyrix, IBM Push 6x86 zu 133 MHz". Mikroprozessor-Bericht.
• Schieferdecker, Michael (am 28. Oktober 1996). "Cyrix Verdoppelt x86 Leistung mit M2". Mikroprozessor-Bericht.

Links

• Cyrix 6x86 ("M1") an PCGuide
• cpu-collection.de Cyrix 6x86 Verarbeiter-Images und Beschreibungen
• Die 6. Generation von Paul Hsieh x86 Zentraleinheitsvergleich eingehende Analyse der 6. Generation x86 Zentraleinheiten, einschließlich 6x86MX.
• Cyrix M1 stats an Sandpile.org