Doppelte Datenrate gleichzeitiges dynamisches Gedächtnis des zufälligen Zugangs (DDR SDRAM) ist eine Klasse des Gedächtnisses, hat in Computer verwendete Stromkreise integriert. DDR SDRAM (manchmal verwiesen auf als DDR1 SDRAM) ist durch DDR2 SDRAM und DDR3 SDRAM ersetzt worden, von denen keiner entweder fortgeschritten oder mit DDR SDRAM rückwärts kompatibel sind, bedeutend, dass DDR2 oder DDR3 Speichermodule in ausgestatteten Hauptplatinen von DDR, und umgekehrt nicht arbeiten werden.

Im Vergleich zur einzelnen Datenrate (SDR) SDRAM macht der DDR SDRAM Schnittstelle höhere Übertragungsraten möglich durch die strengere Kontrolle des Timings der elektrischen Daten und Uhr-Signale. Durchführungen müssen häufig Schemas wie phasenstarre Schleifen und Selbstkalibrierung verwenden, um die erforderliche Timing-Genauigkeit zu erreichen. Die Schnittstelle verwendet das doppelte Pumpen (Daten sowohl auf dem Steigen als auch auf den fallenden Rändern des Uhr-Signals übertragend), um die Uhr-Frequenz zu senken. Ein Vorteil, die Uhr-Frequenz zu unterdrücken, besteht darin, dass sie die Signalintegritätsvoraussetzungen an die Leiterplatte reduziert, die das Gedächtnis dem Kontrolleur verbindet. Der Name "doppelte Datenrate" bezieht sich auf die Tatsache, dass ein DDR SDRAM mit einer bestimmten Uhr-Frequenz fast zweimal die Bandbreite einer einzelnen Datenrate (SDR) SDRAM erreicht, der an derselben Uhr-Frequenz wegen dieses doppelten Pumpens läuft.

Mit Daten, die 64 Bit auf einmal, DDR übertragen werden, gibt SDRAM eine Übertragungsrate (Speicherbusuhr-Rate) × 2 (für die Doppelrate) × 64 (Zahl von Bit übertragen) / 8 (Zahl von Bit/Byte). So, mit einer Busfrequenz von 100 MHz, DDR gibt SDRAM eine maximale Übertragungsrate von 1600 MB/s.

"1996 beginnend und im Juni 2000 aufhörend, hat JEDEC den DDR (Doppelte Datenrate) SDRAM Spezifizierung (JESD79) entwickelt." JEDEC hat Standarde für Datenraten von DDR SDRAM festgelegt, sich in zwei Teile geteilt. Die erste Spezifizierung ist für Speicherchips, und das zweite ist für Speichermodule.

Spezifizierungsstandards

Chips und Module

Zeichen: Alle über dem verzeichneten werden durch JEDEC als JESD79F angegeben. Das ganze RAM-Datenrate-Zwischending oder über diesen verzeichneten Spezifizierungen wird durch JEDEC nicht standardisiert — häufig sind sie einfach Hersteller-Optimierungen mit der dichteren Toleranz oder den overvolted Chips.

Die Paket-Größen, in denen DDR SDRAM verfertigt wird, werden auch durch JEDEC standardisiert.

Es gibt keinen architektonischen Unterschied zwischen DDR SDRAM entworfen für verschiedene Uhr-Frequenzen, zum Beispiel, PC, den 1600, entworfen, um an 100 MHz, und PC 2100 zu laufen, vorgehabt hat, an 133 MHz zu führen. Die Zahl benennt einfach die Datenrate, an der, wie man versichert, der Span leistet, folglich DDR, wie man versichert, läuft SDRAM an tiefer (underclocking) und kann vielleicht an höher (überabstoppenden) Uhr-Raten laufen als diejenigen, für die es gemacht wurde.

DDR SDRAM Module für Tischcomputer, allgemein genannten DIMMs, haben 184 Nadeln (im Vergleich mit 168 Nadeln auf SDRAM oder 240 Nadeln auf DDR2 SDRAM), und können von SDRAM DIMMs durch die Zahl von Kerben unterschieden werden (DDR SDRAM hat ein, SDRAM hat zwei). DDR SDRAM für Notizbuchcomputer haben SO-DIMMS 200 Nadeln, der dieselbe Zahl von Nadeln wie DDR2 SO-DIMMS ist. Diese zwei Spezifizierungen sind sehr ähnlich eingekerbt, und Sorge muss während der Einfügung, wenn unsicher, eines richtigen Matchs genommen werden. DDR SDRAM funktioniert an einer Stromspannung 2.5 V, im Vergleich zu 3.3 V für SDRAM. Das kann Macht-Verbrauch bedeutsam reduzieren. Chips und Module mit DDR-400/PC-3200 dem Standard haben eine nominelle Stromspannung 2.6 V.

Die Erhöhung der Betriebsstromspannung kann ein bisschen Höchstgeschwindigkeit, auf Kosten der höheren Macht-Verschwendung und Heizung, und auf die Gefahr zum Stören oder Schaden vergrößern.

Viele neue chipsets verwenden diese Speichertypen in Mehrkanalkonfigurationen.

Span-Eigenschaften

SCHLUCK-Dichte: Die Größe des Spans wird in Megabits gemessen (1 Megabyte = 8 Megabits. Zum Beispiel, 256 Mbit bedeutet 32 Mb.) Erkennen fast alle Hauptplatinen nur 1-GB-Module an, wenn sie 64M×8 Chips (niedrige Dichte) enthalten. Wenn 128M×4 (hohe Speicherdichte) 1-GB-Module verwendet werden, werden sie am wahrscheinlichsten nicht arbeiten. Der JEDEC Standard erlaubt 128M×4 nur dafür langsamer hat Module entworfen spezifisch für einige Server gepuffert/eingeschrieben, aber einige allgemeine Hersteller passen sich nicht an.

Organisation: Die Notation wie 64M×4 bedeutet, dass die Speichermatrix 64 Millionen (das Produkt von Banken x Reihen x Säulen) 4-Bit-Speicherelemente hat. Es gibt ×4, ×8, und ×16 DDR Chips. Die ×4 Chips erlauben den Gebrauch von fortgeschrittenen Fehlerkorrektur-Eigenschaften wie Chipkill, das Speicherschrubben und Intel SDDC in Server-Umgebungen, während der ×8 und die ×16 Chips etwas weniger teuer sind. X8-Chips werden in Arbeitsflächen/Notizbüchern hauptsächlich verwendet, aber machen Zugang in den Server-Markt. Es gibt normalerweise 4 Banken, und nur eine Reihe kann in jeder Bank aktiv sein.

Modul-Eigenschaften

Reihen:

Um Speicherkapazität und Bandbreite zu vergrößern, werden Chips auf einem Modul verbunden. Zum Beispiel verlangt der 64-Bit-Datenbus für DIMM acht 8-Bit-Chips, die in der Parallele gerichtet sind. Vielfache Chips mit den allgemeinen Adresslinien werden eine Speicherreihe genannt. Der Begriff wurde eingeführt, um Verwirrung mit dem Span innere Reihen und Banken zu vermeiden. Ein Speichermodul kann mehr als eine Reihe tragen. Der Begriff Seiten würde auch verwirrend sein, weil er falsch das physische Stellen von Chips auf dem Modul andeutet.

Alle Reihen werden mit demselben Speicherbus (address+data) verbunden. Das Chip-Auswahl-Signal wird verwendet, um Befehle zur spezifischen Reihe auszugeben.

Das Hinzufügen von Modulen zum einzelnen Speicherbus schafft zusätzliche elektrische Last auf seinen Fahrern. Um den resultierenden Bus Signalrate-Fall zu lindern und den Speicherengpass zu überwinden, verwenden neue chipsets die Mehrkanalarchitektur.

Kapazität

Zahl von SCHLUCK-Geräten: Die Zahl von Chips ist ein Vielfache 8 für non-ECC Module und ein Vielfache 9 für ECC Module. Chips können eine Seite besetzen (einzeln hat Partei ergriffen), oder beide Seiten (Doppel-hat Partei ergriffen) des Moduls. Die maximale Zahl von Chips pro DDR Modul ist 36 (9×4) für ECC und 32 (8x4) für non-ECC.

ECC gegen non-ECC: Module, die Fehler haben, der Code korrigiert, werden als ECC etikettiert. Module ohne Fehler, der Code korrigiert, werden non-ECC etikettiert.

Timings: CAS Latenz (CL), Uhr-Zykluszeit (t), Reihe-Zykluszeit (t), erfrischt Reihe-Zykluszeit (t), Reihe aktive Zeit .

Pufferung: eingeschrieben (oder gepuffert) gegen ungepufferten

Das Verpacken: Normalerweise DIMM oder SO-DIMM

Macht-Verbrauch: Ein Test mit DDR und DDR2 RAM 2005 hat gefunden, dass durchschnittlicher Macht-Verbrauch geschienen ist, der Ordnung von 1-3W pro 512-Mb-Modul zu sein. Zunahmen mit der Uhr-Rate, und wenn im Gebrauch anstatt des Vertrödelns. Ein Hersteller hat Rechenmaschinen erzeugt, um die durch verschiedene Typen des RAM verwendete Macht zu schätzen.

Modul und Span-Eigenschaften werden von Natur aus verbunden.

Gesamtmodul-Kapazität ist ein Produkt der Kapazität eines Spans durch die Zahl von Chips. ECC Module multiplizieren es mit 8/9, weil sie ein Bit pro Byte für die Fehlerkorrektur verwenden. Ein Modul jeder besonderen Größe kann deshalb irgendein von 32 kleinen Chips (36 für das ECC Gedächtnis), oder 16 (18) oder 8 (9) größere gesammelt werden.

Die DDR Speicherbusbreite pro Kanal ist 64 Bit (72 für das ECC Gedächtnis). Gesamtmodul-Bit-Breite ist ein Produkt von Bit pro Span durch die Zahl von Chips. Es kommt auch Zahl von Reihen mit der DDR Speicherbusbreite multiplizierte (Reihen) gleich. Folglich wird ein Modul mit dem größeren Betrag von Chips oder ×8 Chips statt ×4 verwendend, mehr Reihen haben.

Dieses Beispiel vergleicht verschiedene wirkliche Server-Speichermodule mit einer allgemeinen Größe von 1 GB. Man sollte sorgfältige kaufende 1-GB-Speichermodule bestimmt sein, weil alle diese Schwankungen unter einer Preisposition verkauft werden können ohne festzusetzen, ob sie ×4 oder ×8, einzeln oder Doppel-aufgereiht sind.

Es gibt einen verbreiteten Glauben, dass die Zahl von Modul-Reihen Zahl von Seiten gleichkommt. Als über Datenshows ist das nicht wahr. Man kann 2-side/1-rank oder 2-side/4-rank Module finden. Man kann sogar 1-side/2-rank Speichermodul denken, das 16 (18) Chips auf der einzelnen Seite ×8 jeder hat, aber es ist unwahrscheinlich, dass solch ein Modul jemals erzeugt wurde.

Geschichte

Doppelte Datenrate (DDR) SDRAM Spezifizierung

Aus dem JEDEC Vorstandsstimmzettel JCB-99-70, und modifiziert durch viele andere Vorstandsstimmzettel, die unter der Erkenntnis des Komitees JC-42.3 auf der SCHLUCK-Parametrik formuliert sind.

Standardrevisionsklotz Nr. 79:

• Ausgabe 1, Juni 2000
• Ausgabe 2, Mai 2002
• Ausgabe C, März 2003 - JEDEC Standard Nr. 79C.

"Dieser umfassende Standard definiert alle erforderlichen Aspekte von 64 Mb durch 1 GB DDR SDRAMs mit X4/X8/X16 Datenschnittstellen, einschließlich Eigenschaften, Funktionalität, ac und dc Parametrik, Pakete und Anschlusszuordnungen. Dieses Spielraum wird nachher ausgebreitet, um für x32 Geräte und höhere Dichte-Geräte ebenso formell zu gelten."

Hohe Speicherdichte gegen die niedrige Dichte

Gedächtnis der hohen Speicherdichte hier bedeutet non-ECC 184 Nadel SDRAM Gedächtnis.

Organisation

PC3200 ist DDR SDRAM hat vorgehabt, an 200 MHz mit DDR-400 Chips mit einer Bandbreite von 3,200 MB/s zu funktionieren. Weil PC3200 Speicherübertragungsdaten sowohl auf dem Steigen als auch auf den fallenden Uhr-Rändern, seine wirksame Uhr-Rate 400 MHz ist.

1 GB PC3200 non-ECC Module wird gewöhnlich mit sechzehn 512 Chips von Mbit, 8 unten jede Seite (512 Mbits × 16 Chips) / (8 Bit (pro Byte)) = 1,024 Mb gemacht. Die individuellen Chips, die ein 1-GB-Speichermodul zusammensetzen, werden gewöhnlich mit 64 Mbits und einer Datenbreite von 8 Bit für jeden Span organisiert, allgemein hat als 64M×8 ausgedrückt. Gedächtnis verfertigt ist auf diese Weise niedriger Dichte-RAM und wird gewöhnlich mit jeder Hauptplatine vereinbar sein, die PC3200 DDR-400 Gedächtnis angibt.

RAM der hohen Speicherdichte

Im Zusammenhang des 1 GB non-ECC PC3200 SDRAM Modul gibt es sehr wenig visuell, um niedrige Dichte vom RAM der hohen Speicherdichte zu unterscheiden. Hohe Speicherdichte DDR RAM-Module wird wie ihre niedrigen Dichte-Kollegen, gewöhnlich mit acht 512 Chips von Mbit pro Seite zweiseitig sein. Der Unterschied ist, dass für jeden Span, anstatt in 64M×8 Konfiguration organisiert zu werden, es mit 128 Mbits und einer Datenbreite von 4 Bit, oder 128M×4 organisiert wird.

Speichermodule der hohen Speicherdichte werden mit Chips von vielfachen Herstellern gesammelt. Diese Chips kommen in beiden die vertrauten 22 × 10 Mm (ungefähr). TSOP2 und kleinere mehr quadratische 12 × 9 Mm (ungefähr). FBGA Paket-Größen. Chips der hohen Speicherdichte können durch die Zahlen auf jedem Span identifiziert werden.

RAM-Geräte der hohen Speicherdichte wurden entworfen, um in eingetragenen Speichermodulen für Server verwendet zu werden. JEDEC Standards gelten für den dichten DDR RAM in Tischdurchführungen nicht. Die Entwicklerdokumentation von JEDEC unterstützt jedoch 128M×4 Halbleiter als solch, der 128×4 widerspricht, als hohe Speicherdichte klassifiziert werden. Als solcher ist hohe Speicherdichte ein Verhältnisbegriff, der verwendet werden kann, um Gedächtnis zu beschreiben, das von einem Speicherkontrolleur einer besonderen Hauptplatine nicht unterstützt wird.

Alternativen

DDR (DDR1) wurde durch DDR2 SDRAM ersetzt, der Modifizierungen für die höhere Uhr-Frequenz hatte und wieder Durchfluss verdoppelt hat, aber auf demselben Grundsatz wie DDR funktioniert. Das Konkurrieren mit DDR2 war Rambus XDR SCHLUCK. DDR2 hat erwartet vorgeherrscht, Faktoren zu kosten und zu unterstützen. DDR2 wurde der Reihe nach durch DDR3 SDRAM ersetzt, der höhere Leistung für vergrößerte Busgeschwindigkeiten und neue Eigenschaften angeboten hat. DDR3 wird wahrscheinlich durch DDR4 SDRAM ersetzt, der zuerst 2011 erzeugt wurde, und dessen Standards noch in Fluss (2012) mit bedeutenden architektonischen Änderungen sind.

Die Vorabruf-Puffertiefe von DDR ist 2 (Bit), während DDR2 4 verwendet. Obwohl die wirksamen Uhr-Raten von DDR2 höher sind als DDR, war die gesamte Leistung nicht in den frühen Durchführungen in erster Linie wegen der hohen Latenz der ersten DDR2 Module größer. DDR2 hat angefangen, am Ende von 2004 wirksam zu sein, weil Module mit der niedrigeren Latenz geworden

verfügbar.

Speicherhersteller haben festgestellt, dass es unpraktisch war, um DDR1 Gedächtnis mit wirksamen Übertragungsraten über 400 MHz (d. h. 400MT/s und 200-MHz-Außenuhr) wegen innerer Geschwindigkeitsbeschränkungen serienmäßig herzustellen. DDR2 erholt sich, wo DDR1 aufhört, innere Uhr-Raten verwertend, die DDR1 ähnlich sind, aber an wirksamen Übertragungsraten von 400 MHz und höher verfügbar ist. DDR3 Fortschritte haben die Fähigkeit erweitert, innere Uhr-Raten zu bewahren, während sie höher wirksame Übertragungsraten durch die neue Verdoppelung der Vorabruf-Tiefe zur Verfügung gestellt haben.

RDRAM war eine besonders teure Alternative zu DDR SDRAM, und die meisten Hersteller haben seine Unterstützung von ihrem chipsets fallen lassen. DDR1 Speicherpreise haben wesentlich seit Q2 2008 zugenommen, während sich DDR2 Preise geneigt haben. Im Januar 2009 war 1-GB-DDR1 2-3mal teurer als 1-GB-DDR2. DDR RAM der hohen Speicherdichte wird ungefähr 10 % von PC-Hauptplatinen auf dem Markt anpassen, während niedrige Dichte fast allen Hauptplatinen auf dem PC-Tischmarkt anpassen wird.

MDDR

MDDR ist ein Akronym, das einige Unternehmen für Beweglichen DDR SDRAM, einen Typ des Gedächtnisses verwenden, das in einigen tragbaren elektronischen Geräten, wie Mobiltelefone, Taschencomputer und Digitalaudiospieler verwendet ist. Durch Techniken einschließlich der reduzierten Stromspannungsversorgung und vorgebracht erfrischen Optionen, Beweglicher DDR kann größere Macht-Leistungsfähigkeit erreichen.

Siehe auch

• Serienanwesenheit entdeckt
• Völlig gepufferter DIMM
• Liste der Gerät-Bandbreite

Links

• Offizielle JEDEC Website