Der Fortgeschrittene Wissenschaftliche Computer oder ASC, war eine Supercomputerarchitektur, die von Texas Instruments (TI) zwischen 1966 und 1973 entworfen ist. Der Schlüssel zum Design des ASC war ein einzelnes geteiltes Hochleistungsgedächtnis, auf das durch mehrere Verarbeiter und Kanalkontrolleure nach einer Mode zugegriffen wurde, die dem groundbreaking von Seymour Cray CDC 6600 ähnlich ist. Wohingegen die 6600 zehn kleinere Computer gezeigt haben, die eine einzelne Matheeinheit (ALU) im ASC füttern, wurde das in einen einzelnen 8-Kerne-Verarbeiter vereinfacht, der den ALU füttert. Der 4-Kerne-ALU/CPU war einer der ersten, um gewidmete Vektor-Verarbeitungsinstruktionen mit der Fähigkeit einzuschließen, dieselbe Instruktion an alle vier Kerne zu senden.

Geschichte

TI hatte als eine Abteilung von Geophysical Service Incorporated (GSI), einer Gesellschaft begonnen, die seismische Überblicke für Ölerforschungsgesellschaften durchgeführt hat. GSI war jetzt eine Tochtergesellschaft von TI, und TI hat die letzte Computertechnologie auf die Verarbeitung und Analyse von seismischem datasets anwenden wollen. Das ASC-Projekt hat als der Fortgeschrittene Seismische Computer angefangen. Da sich das Projekt entwickelt hat, hat sich TI dafür entschieden, sein Spielraum auszubreiten. "Seismisch" wurde durch "den Wissenschaftlichen" im Namen ersetzt, dem Projekt erlaubend, die Benennung ASC zu behalten.

Ursprünglich wurde die Software, einschließlich eines Betriebssystems und eines FORTRAN Bearbeiters, laut des Vertrags von Computer Usage Company unter der Richtung von George R. Trimble dem Jüngeren getan.

aber später übernommen durch TI selbst.

Architektur

Gedächtnis wurde allein unter der Kontrolle der Speicherkontrolleinheit oder MCU zugegriffen. Der MCU war ein Zweiwege-, 256-bit/channel paralleles Netz, das bis zu acht unabhängige Verarbeiter mit einem neunten Kanal unterstützen konnte, um "auf Hauptgedächtnis" zuzugreifen (oder "hat Gedächtnis erweitert", als sie sich darauf bezogen haben). Der MCU hat auch als ein Kontrolleur des geheimen Lagers gehandelt, hohen Geschwindigkeitszugang auf den acht Verarbeiter-Häfen zu einem Halbleiter-basierten Gedächtnis anbietend, und alle Kommunikationen zum 24-Bit-Adressraum im Hauptgedächtnis behandelnd. Der MCU wurde entworfen, um asynchron zu funktionieren, ihm erlaubend, an einer Vielfalt von Geschwindigkeiten und Skala über mehrere Leistungspunkte zu arbeiten. Zum Beispiel konnte Hauptgedächtnis aus dem langsameren, aber weniger teuren Kerngedächtnis gebaut werden, obwohl das in der Praxis nicht verwendet wurde. Am schnellsten konnte es Übertragungsraten von 80 Millionen 32-Bit-Wörtern pro Sekunde pro Hafen, für eine Gesamtübertragungskapazität 640M-words/sec stützen. Das war gut außer den Fähigkeiten zu sogar den schnellsten Erinnerungen des Zeitalters.

Der wichtige ALU/CPU wurde für sein Zeitalter äußerst vorgebracht. Das Design hat vier grundlegende Kerne eingeschlossen, die verbunden werden konnten, um Vektor-Instruktionen zu behandeln. Jeder Kern hat ein ganzes Instruktionsrohrleitungssystem eingeschlossen, das bis zu zwölf Skalarinstruktionen Flug-zur gleichen Zeit halten konnte, bis zu 36 Instruktionen insgesamt über die komplette Zentraleinheit erlaubend. Von einem bis vier Vektoren konnten Ergebnisse jeder 60ns, die grundlegende Zykluszeit (ungefähr 16 MHz) abhängig von der Zahl von zur Verfügung gestellten Ausführungseinheiten erzeugt werden. Durchführungen dieser Sorte des parallel/pipelined Instruktionssystems sind auf modernen Warenverarbeitern bis zum Ende der 1990er Jahre und Vektor-Instruktionen (jetzt bekannt als SIMD) bis ein paar Jahre später nicht geschienen.

Der Verarbeiter hat 48 32-Bit-Register, eine riesige Zahl für die Zeit eingeschlossen, obwohl sie nicht allgemeiner Zweck waren, wie sie in modernen Designs sind. Sechzehn wurden für Adressen, weitere sechzehn für die Mathematik, acht für Index-Ausgleiche und weitere acht für Vektor-Instruktionen verwendet. Auf Register wurde äußerlich mit einem RISC ähnlichen System der Last/Ladens mit Instruktionen zugegriffen, irgendetwas von 4 Bit bis 64 Bit (zwei Register) auf einmal zu laden.

Die meisten Vektor-Maschinen haben dazu geneigt, speicherbeschränkt zu werden, d. h. sie konnten Daten schneller bearbeiten, als sie es auswendig bekommen konnten. Das bleibt ein Hauptproblem auf modernen SIMD Designs ebenso, das ist, warum beträchtliche Anstrengung in den zunehmenden Speicherdurchfluss in modernen Computerdesigns (obwohl größtenteils erfolglos) gestellt worden ist. Im ASC wurde das etwas mit einer lookahead Einheit verbessert, die kommende Speicherzugänge vorausgesagt hat und sie in den ALU-Register-invisibily mit einer Speicherschnittstelle in der als die Speicherpuffereinheit (MBU) bekannten Zentraleinheit geladen hat.

Der "Peripherische Verarbeiter" war ein getrenntes System gewidmet völlig dem schnellen Laufen des Betriebssystems und der Programme, die innerhalb seiner laufen, sowie Daten zur Hauptzentraleinheit füttern. Die SEITEN wurden aus acht "virtuellen Verarbeitern", VP'S gebaut, die entworfen wurden, um Instruktionen und grundlegende Mathematik der ganzen Zahl nur zu behandeln. Jeder VP hat seinen eigenen Programm-Schalter und Register eingeschlossen, und das System konnte so acht Programme zur gleichen Zeit, beschränkt durch Speicherzugänge führen. Das Halten vom acht Programm-Laufen hat dem System erlaubt, Ausführung von Programmen auf der Hauptzentraleinheit abhängig davon herzuschieben, welche Daten auf dem Speicherbus damals verfügbar war, versuchend, "tote Zeit" zu vermeiden, als die Zentraleinheit Gedächtnis bediente. Diese Technik hat auch sein Äußeres in der modernen Zentraleinheit gemacht, wo es als gleichzeitige Nebenläufigkeit oder, gemäß Intel, HyperThreading bekannt ist.

Die SEITEN haben auch eine Reihe vierundsechzig als das Kommunikationsregister (CR) bekannte 32-Bit-Register eingeschlossen. Die CR stellen das "Peripherische" in den SEITEN, und war das Hauptlagerungssystem für die Zustandinformation zwischen den verschiedenen Teilen des ASC; die Zentraleinheit, VPs und Kanalkontrolleure.

Technologischer Erfolg, Geschäftsmisserfolg

Als ASC Maschinen zuerst verfügbar am Anfang der 1970er Jahre geworden sind, haben sie fast alle anderen Maschinen überboten, einschließlich des CDC STERNS 100, und unter bestimmten Bedingungen hat diesen der berüchtigten einmaligen ILLIAC IV verglichen. Jedoch waren nur sieben installiert worden, als der berühmte Cray-1 1975 bekannt gegeben wurde. Der Cray-1 hat fast ganzes sein Design zum anhaltenden Hochleistungszugang zum Gedächtnis, einschließlich über eine Million 64-Bit-Wörter des Halbleiter-Gedächtnisses und eine Zykluszeit gewidmet, die ein fünfter dieser der ASC (12.5 ns) war. Obwohl der ASC in mancher Hinsicht ein erweiterbareres Design, in der Supercomputerwelt völlige Geschwindigkeitsgewinne war, und der Cray-1 einfach viel schneller war. ASC Verkäufe haben fast über Nacht geendet, und obwohl ein beförderter ASC mit einer Zykluszeit ein fünfter entworfen worden war, hat sich dieses der ursprünglichen, Instrumente von Texas dafür entschieden, über den Markt völlig zu herrschen.

Links

• Der TI ASC: Eine hoch Modulare und flexible Supercomputerarchitektur
• TI ASC Dokumentation an bitsavers.org
• Peter M. Kogge (1981). Die Architektur von Pipelined Computern. Taylor & Francis. Seiten 159-162.