Eine feldprogrammierbare Tor-Reihe (FPGA) ist ein einheitlicher Stromkreis, der entworfen ist, um vom Kunden oder Entwerfer nach "dem feldprogrammierbaren" Produktions-folglich konfiguriert zu werden. Die FPGA Konfiguration wird allgemein mit einer Hardware-Beschreibungssprache (HDL) angegeben, ähnlich dem, das für einen anwendungsspezifischen einheitlichen Stromkreis (ASIC) verwendet ist (wurden Stromkreis-Diagramme vorher verwendet, um die Konfiguration anzugeben, wie sie für ASICs waren, aber das ist immer seltener).

FPGAs kann verwendet werden, um jede logische Funktion durchzuführen, die ein ASIC durchführen konnte. Die Fähigkeit, die Funktionalität nach dem Verschiffen, der teilweisen Wiederkonfiguration eines Teils des Designs und der niedrigen einmaligen Technik zu aktualisieren, kostet hinsichtlich eines ASIC Designs (trotz der allgemein höheren Einheitskosten), Angebot-Vorteile für viele Anwendungen.

FPGAs enthalten programmierbare Logikbestandteile genannt "Logikblöcke" und eine Hierarchie von wiederkonfigurierbaren Verbindungen, die den Blöcken erlauben, zusammen" - etwas wie viele (veränderliche) Logiktore "angeschlossen zu werden, die in (vielen) verschiedene Konfigurationen zwischenangeschlossen werden können. Logikblöcke können konfiguriert werden, um Komplex combinational Funktionen oder bloß einfache Logiktore wie UND und XOR durchzuführen. Im grössten Teil von FPGAs schließen die Logikblöcke auch Speicherelemente ein, die einfache Zehensandalen oder mehr ganze Blöcke des Gedächtnisses sein können.

Zusätzlich zu Digitalfunktionen haben einige FPGAs analoge Eigenschaften.

Die allgemeinste analoge Eigenschaft ist programmierbar hat Rate und Laufwerk-Kraft auf jeder Produktionsnadel, ermordet

das Erlauben den Ingenieur, langsame Raten auf leicht geladenen Nadeln zu setzen, die unannehmbar sonst klingeln würden, und stärkere, schnellere Raten auf schwer geladenen Nadeln auf Hochleistungskanälen zu setzen, die zu langsam sonst laufen würden.

Eine andere relativ allgemeine analoge Eigenschaft ist unterschiedlicher comparators auf Eingangsnadeln, die entworfen sind, um mit Differenzialsignalkanälen verbunden zu werden.

Einige "haben Signal gemischt, das FPGAs" peripherische Konverter des Analogons-zu-digital (ADCs) und zum Analogon digitale Konverter (DACs) mit analogen Signalbedingen-Blöcken integriert haben, die ihnen erlauben, als ein System auf einem Span zu bedienen.

Solche Geräte verschmieren die Linie zwischen einem FPGA, der digitale und Nullen auf seinem inneren programmierbaren Verbindungsstoff, trägt

und feldprogrammierbare analoge Reihe (FPAA), die analoge Werte auf seinem inneren programmierbaren Verbindungsstoff trägt.

Die FPGA Industrie hat vom programmierbaren ROM-Speicher (PROM) und den programmierbaren Logikgeräten (PLDs) gesprossen. HIGH-SCHOOL-BÄLLE und PLDs beide hatten die Auswahl, in Gruppen in einer Fabrik oder im Feld programmiert zu werden (Feld programmierbar), jedoch war programmierbare Logik zwischen Logiktoren festverdrahtet.

Gegen Ende der 1980er Jahre hat die Marineoberflächenkrieg-Abteilung ein von Steve Casselman vorgeschlagenes Experiment finanziell unterstützt, um einen Computer zu entwickeln, der 600,000 reprogrammierbare Tore durchführen würde. Casselman war erfolgreich, und ein mit dem System verbundenes Patent wurde 1992 ausgegeben.

Einige von den foundational Konzepten der Industrie und Technologien für die programmierbare Logikreihe, Tore und Logikblöcke werden in Patenten gegründet, die David W. Page und LuVerne R. Peterson 1985 zuerkannt sind.

Xilinx Co-Founders, Ross Freeman und Bernard Vonderschmitt, hat die erste gewerblich lebensfähige programmierbare Feldtor-Reihe 1985 - der XC2064 erfunden. Der XC2064 hatte programmierbare Tore und programmierbare Verbindungen zwischen Toren, die Anfänge einer neuen Technologie und Marktes. Der XC2064 hat sich gerühmt, dass eine bloße 64 konfigurierbare Logik (CLBs), mit zwei 3-Eingänge-Nachschlagetabellen (LUTs) blockiert. Mehr als 20 Jahre später wurde in Freeman in die Nationale Erfinder-Ruhmeshalle für seine Erfindung eingegangen.

Xilinx hat unbestritten und schnell wachsend von 1985 zur Mitte der 1990er Jahre weitergemacht, als Mitbewerber gesprossen haben, bedeutenden Marktanteil wegfressend. Vor 1993 diente Actel ungefähr 18 Prozent des Marktes.

Die 1990er Jahre waren eine explosive Zeitspanne für FPGAs, sowohl in der Kultiviertheit als auch im Volumen der Produktion. Am Anfang der 1990er Jahre wurden FPGAs in erster Linie im Fernmeldewesen und Netzwerkanschluss verwendet. Am Ende des Jahrzehnts hat FPGAs ihren Weg in den Verbraucher, Automobil- und Industrieanwendungen gefunden.

FPGAs hat einen Anblick der Berühmtheit 1997 bekommen, als Adrian Thompson, ein Forscher, der an der Universität von Sussex arbeitet, genetische Algorithmus-Technologie und FPGAs verschmolzen hat, um ein gesundes Anerkennungsgerät zu schaffen. Der Algorithmus von Thomson hat eine Reihe von 10 x 10 Zellen in einem Xilinx FPGA Span konfiguriert, um zwischen zwei Tönen zu unterscheiden, Entsprechungseigenschaften des Digitalspans verwertend. Die Anwendung genetischer Algorithmen zur Konfiguration von Geräten wie FPGAs wird jetzt Hardware von Evolvable genannt

Moderne Entwicklungen

Eine neue Tendenz ist gewesen, die grobkörnige architektonische Annäherung ein Schritt weiter durch das Kombinieren der Logikblöcke und Verbindungen von traditionellem FPGAs mit eingebetteten Mikroprozessoren zu nehmen, und hat Peripherie verbunden, um ein ganzes "System auf einem programmierbaren Span" zu bilden. Diese Arbeit spiegelt die Architektur durch Ron Perlof und Hana Potash von Burroughs Advanced Systems Group wider, die sich verbunden hat, hat eine wiederkonfigurierbare Zentraleinheitsarchitektur auf einem einzelnen Span den SB24 genannt. Diese Arbeit wurde 1982 getan. Beispiele solcher hybriden Technologien können im Xilinx Virtex-II PRO und den Virtex-4 Geräten gefunden werden, die einen oder mehr innerhalb von Logikstoff des FPGA eingebettete Verarbeiter von PowerPC einschließen. Der Atmel FPSLIC ist ein anderes solches Gerät, das einen AVR Verarbeiter in der Kombination mit der programmierbaren Logikarchitektur von Atmel verwendet. Die Actel Geräte von SmartFusion vereinigen einen ARM-Architektur-Kortex-M3 harter Verarbeiter-Kern (mit bis zu 512 Kilobytes des Blitzes und 64 Kilobytes des RAM) und analoge Peripherie wie ein Mehrkanal-ADC und DACs zu ihrem Blitz-basierten FPGA Stoff.

2010 wurde eine ausziehbare in einer Prozession gehende Plattform für FPGAs eingeführt, der Eigenschaften eines ARM-Mikrokontrolleurs des hohen Endes (harte Durchführungen eines 32-Bit-Verarbeiters, Gedächtnisses und Eingabe/Ausgabe) mit einem FPGA Stoff verschmolzen hat, um FPGAs leichter für eingebettete Entwerfer zu machen, zu verwenden. Durch das Verbinden des ARMS Verarbeiter-basierte Plattform in 28 nm FPGA Familie ermöglicht die ausziehbare in einer Prozession gehende Plattform Systemarchitekten und eingebetteten Softwareentwicklern, eine Kombination der parallelen und Serienverarbeitung anzuwenden, um die Herausforderungen zu richten, denen sie im Entwerfen heutiger eingebetteter Systeme gegenüberstehen, die jemals wachsende Nachfragen befriedigen müssen, um hoch komplizierte Funktionen durchzuführen. Indem sie ihnen erlauben, in einer vertrauten ARM-Umgebung zu entwickeln, können eingebettete Entwerfer aus den Vorteilen der Zeit zum Markt einer FPGA Plattform im Vergleich zu traditionelleren mit ASICs vereinigten Designzyklen einen Nutzen ziehen.

Eine abwechselnde Annäherung an das Verwenden von Hart-Makroverarbeitern soll von weichen Verarbeiter-Kernen Gebrauch machen, die innerhalb der FPGA Logik durchgeführt werden. MicroBlaze und Nios II sind Beispiele von populären Softverarbeitern.

Wie vorher erwähnt, sind viele moderne FPGAs in der Lage, in der "Durchlaufzeit," wiederprogrammiert zu werden, und das führt zur Idee von der wiederkonfigurierbaren Computerwissenschaft oder den wiederkonfigurierbaren Systemen - Zentraleinheiten, die sich wiederkonfigurieren, um der Aufgabe in der Nähe anzupassen.

Zusätzlich, neu, non-FPGA Architekturen beginnen zu erscheinen. Softwarekonfigurierbare Mikroprozessoren wie das Strecken S5000 nehmen eine hybride Annäherung durch die Versorgung einer Reihe von Verarbeiter-Kernen und FPGA ähnlichen programmierbaren Kernen auf demselben Span an.

Tore

• 1987: 9,000 Tore, Xilinx
• 1992: 600,000, Marineoberflächenkrieg-Abteilung
• Anfang der 2000er Jahre: Millionen

Marktgröße

• 1985: Zuerst kommerzielle FPGA Technologie, die von Xilinx erfunden ist
• 1987: $ 14 Millionen
• ~1993:> $ 385 Millionen
• 2005: $ 1.9 Milliarden
• 2010 Schätzungen: $ 2.75 Milliarden

FPGA Designanfänge

• 10,000
• 2005: 80,000
• 2008: 90,000

FPGA Vergleiche

Historisch sind FPGAs, weniger Energie effizient langsamer gewesen und haben allgemein weniger Funktionalität erreicht als ihre festen ASIC Kollegen. Eine Studie hat gezeigt, dass Designs, die auf dem FPGAs-Bedürfnis auf dem Durchschnitt 40mal so viel Gebiet durchgeführt sind, 12mal so viel dynamische Macht ziehen Sie, und 3mal langsamer sind als die entsprechenden ASIC Durchführungen.

Vorteile schließen die Fähigkeit ein, im Feld wiederzuprogrammieren, um Programmfehler zu bestechen, und können eine kürzere Zeit einschließen, um einmalige Technikkosten auf den Markt zu bringen und zu senken. Verkäufer können auch eine mittlere Straße nehmen, indem sie ihre Hardware auf gewöhnlichem FPGAs entwickeln, aber ihre Endversion verfertigen, so kann es nicht mehr modifiziert werden, nachdem das Design begangen worden ist.

Xilinx behauptet, dass mehrerer Markt und Technologiedynamik das ASIC/FPGA Paradigma ändern:

• Einheitliche Stromkreis-Kosten erheben sich aggressiv
• ASIC Kompliziertheit hat Entwicklungsdauer verlängert
• R&D vermindern Mittel und headcount
• Einnahmenverluste für die langsame Zeit zum Markt vergrößern
• Finanzeinschränkungen in einer schlechten Wirtschaft steuern preisgünstige Technologien

Diese Tendenzen machen FPGAs eine bessere Alternative als ASICs für eine größere Zahl von hoch-bändigen Anwendungen, als sie dafür historisch verwendet worden sind, dem die Gesellschaft die steigende Zahl von FPGA Designanfängen zuschreibt (sieh Geschichte).

Einige FPGAs haben die Fähigkeit zur teilweisen Wiederkonfiguration, die einen Teil des Geräts wiederprogrammiert werden lässt, während andere Teile fortsetzen zu laufen.

Komplizierte programmierbare Logikgeräte

Die primären Unterschiede zwischen CPLDs (Komplizierte Programmierbare Logikgeräte) und FPGAs sind architektonisch. Ein CPLD hat eine etwas einschränkende Struktur, die aus einer oder mehr programmierbarer Logikreihe der Summe Produkte besteht, die eine relativ kleine Zahl von abgestoppten Registern füttert. Das Ergebnis davon ist weniger Flexibilität, mit dem Vorteil von voraussagbareren Timing-Verzögerungen und einem höheren Verhältnis der Logik zur Verbindung. Die FPGA Architekturen werden andererseits durch die Verbindung beherrscht. Das macht sie viel flexibler (in Bezug auf die Reihe von Designs, die für die Durchführung innerhalb ihrer praktisch) sondern auch viel komplizierter sind, um dafür zu entwickeln.

In der Praxis ist die Unterscheidung zwischen FPGAs und CPLDs häufig eine der Größe, weil FPGAs gewöhnlich in Bezug auf Mittel viel größer sind als CPLDs. Normalerweise nur FPGA'S enthält fortgeschrittenere eingebettete Funktionen wie Vipern, Vermehrer, Gedächtnis, serdes und andere gehärtete Funktionen. Eine andere allgemeine Unterscheidung ist, dass CPLDs eingebetteten Blitz enthalten, um ihre Konfiguration zu versorgen, während FPGAs gewöhnlich, aber nicht immer, einen Außenblitz verlangen

Sicherheitsrücksichten

In Bezug auf die Sicherheit sind FPGAs im Vorteil und Nachteile verglichen mit ASICs oder sichern Mikroprozessoren. Die Flexibilität von FPGA macht böswillige Modifizierungen während der Herstellung eine niedrigere Gefahr. Für viele FPGAs wird das geladene Design ausgestellt, während es (normalerweise auf jedem Anschalten) geladen wird. Um dieses Problem zu richten, unterstützen einige FPGAs bitstream Verschlüsselung., obwohl im Juli 2011 Forscher Papiere veröffentlicht haben, Verwundbarkeit in der bitstream Verschlüsselung von einigen mit der Analyse der Macht-Gebrauch-Schwankungen des Geräts verbundenen Geräten hervorhebend.

Diese Verwundbarkeit gilt für die aktuellen Geräte von den meisten FPGA Herstellern, einschließlich Altera und Xilinx.

Anwendungen

Anwendungen von FPGAs schließen Digitalsignalverarbeitung, softwaredefiniertes Radio, Weltraum und Verteidigungssysteme, ASIC prototyping, medizinische Bildaufbereitung, Computervision, Spracherkennung, Geheimschrift, bioinformatics, Computerhardware-Wetteifer, Radioastronomie, Metallentdeckung und eine wachsende Reihe anderer Gebiete ein.

FPGAs hat ursprünglich als Mitbewerber zu CPLDs begonnen und hat sich in einem ähnlichen Raum, dieser der Leim-Logik für PCBs beworben. Als ihre Größe haben Fähigkeiten und Geschwindigkeit zugenommen, sie haben begonnen, größere und größere Funktionen zum Staat zu übernehmen, wo einige jetzt als volle Systeme auf Chips (SoC) auf den Markt gebracht werden. Besonders mit der Einführung von hingebungsvollen Vermehrern in FPGA Architekturen gegen Ende der 1990er Jahre haben Anwendungen, die die alleinige Reserve von DSPs traditionell gewesen waren, begonnen, FPGAs stattdessen zu vereinigen.

Traditionell sind FPGAs für spezifische vertikale Anwendungen vorbestellt worden, wo das Volumen der Produktion klein ist. Für diese niedrig-bändigen Anwendungen ist die Prämie, dass Gesellschaften Hardware-Kosten pro Einheit für einen programmierbaren Span einzahlen, erschwinglicher als die Entwicklungsmittel, die für das Schaffen eines ASIC für eine niedrig-bändige Anwendung ausgegeben sind. Heute haben neue Kosten und Leistungsdynamik die Reihe von lebensfähigen Anwendungen verbreitert.

Architektur

Die allgemeinste FPGA Architektur besteht aus einer Reihe von Logikblöcken (hat Konfigurierbaren Logikblock, CLB, oder Logikreihe-Block, LABORATORIUM, abhängig vom Verkäufer genannt), Eingabe/Ausgabe-Polster und Routenplanungskanäle. Allgemein haben alle Routenplanungskanäle dieselbe Breite (Zahl von Leitungen). Vielfache Eingabe/Ausgabe-Polster können die Höhe einer Reihe oder die Breite einer Säule in der Reihe einbauen.

Ein Anwendungsstromkreis muss in einen FPGA mit entsprechenden Mitteln kartografisch dargestellt werden. Während die Zahl von CLBs/LABs und erforderlichem I/Os vom Design leicht bestimmt wird, kann sich die Zahl von erforderlichen Routenplanungsspuren beträchtlich sogar unter Designs mit demselben Betrag der Logik ändern. Zum Beispiel verlangt ein Querbalken-Schalter viel mehr Routenplanung als eine Systolic-Reihe mit derselben Tor-Zählung. Da unbenutzte Routenplanungsspuren die Kosten vergrößern (und die Leistung vermindern) des Teils, ohne jeden Vorteil zur Verfügung zu stellen, versuchen FPGA Hersteller, gerade genug Spuren zur Verfügung zu stellen, so dass die meisten Designs, die in Bezug auf Nachschlagetabellen (LUTs) und EIN/AUSGABE-STEUERSYSTEM passen werden, aufgewühlt werden können. Das wird durch Schätzungen wie diejenigen bestimmt, die aus der Regel der Miete oder durch Experimente mit vorhandenen Designs abgeleitet sind.

Im Allgemeinen besteht ein Logikblock (CLB oder LABORATORIUM) aus einigen logischen Zellen (hat ALM, LE, Scheibe usw. genannt). Eine typische Zelle besteht aus einem 4-Eingänge-LUT, einer Vollen Viper (FA) und einer D-Typ-Zehensandale, wie gezeigt, unten. Die LUTs sind in dieser in zwei 3-Eingänge-LUTs gespaltenen Zahl. In der normalen Weise werden diejenigen in einen 4-Eingänge-LUT durch den linken mux verbunden. In der arithmetischen Weise werden ihre Produktionen zum FA gefüttert. Die Auswahl an der Weise wird in die Mitte multiplexer programmiert. Die Produktion kann entweder gleichzeitig oder abhängig von der Programmierung des mux nach rechts im Zahl-Beispiel asynchron sein. In der Praxis, komplett oder Teile des FA werden als Funktionen in den LUTs gestellt, um Raum zu sparen.

ALMOSEN und Scheiben enthalten gewöhnlich 2 oder 4 Strukturen, die der Beispiel-Zahl mit einigen geteilten Signalen ähnlich sind.

CLBs/LABs enthält normalerweise einige ALMs/LEs/Slices.

In den letzten Jahren haben Hersteller angefangen, sich zu 6-Eingänge-LUTs in ihren hohen Leistungsteilen zu bewegen, vergrößerte Leistung fordernd.

Da Uhr-Signale (und häufig andere hohe-fanout Signale) normalerweise über gewidmete Routenplanungsnetze des speziellen Zwecks in kommerziellem FPGAs geleitet werden, werden sie und andere Signale getrennt geführt.

Für diese Beispiel-Architektur werden die Positionen der FPGA Logikblock-Nadeln unten gezeigt.

Jeder Eingang ist von einer Seite des Logikblocks zugänglich, während die Produktionsnadel zu Routenplanungsleitungen sowohl im Kanal nach rechts als auch im Kanal unter dem Logikblock in Verbindung stehen kann.

Jede Logikblock-Produktionsnadel kann zu einigen der telegrafierenden Segmente in den Kanälen daneben in Verbindung stehen.

Ähnlich kann ein Eingabe/Ausgabe-Polster zu irgendwelchen der telegrafierenden Segmente im Kanal daneben in Verbindung stehen. Zum Beispiel kann ein Eingabe/Ausgabe-Polster an der Oberseite vom Span zu einigen der W-Leitungen in Verbindung stehen (wo W die Kanalbreite ist) im horizontalen Kanal sofort darunter.

Allgemein wird die FPGA Routenplanung unsegmentiert. D. h. jedes telegrafierende Segment misst nur einen Logikblock ab, bevor es in einem Schalterkasten endet. Durch das Anmachen von einigen der programmierbaren Schalter innerhalb eines Schalterkastens können längere Pfade gebaut werden. Für die höhere Geschwindigkeitsverbindung verwenden einige FPGA Architekturen längere Routenplanungslinien, die vielfache Logikblöcke abmessen.

Wann auch immer sich ein vertikaler und ein horizontaler Kanal schneiden, gibt es einen Schalterkasten. In dieser Architektur, wenn eine Leitung in einen Schalterkasten eingeht, gibt es drei programmierbare Schalter, die ihm erlauben, zu drei anderen Leitungen in angrenzenden Kanalsegmenten in Verbindung zu stehen. Das Muster oder Topologie, in dieser Architektur verwendeter Schalter ist die planare oder bereichsbasierte Schalterkasten-Topologie. In dieser Schalterkasten-Topologie steht eine Leitung in der Spur Nummer ein nur zu Leitungen in der Spur Nummer ein in angrenzenden Kanalsegmenten in Verbindung, Leitungen in der Spur Nummer 2 stehen nur zu anderen Leitungen in der Spur Nummer 2 und so weiter in Verbindung. Die Zahl illustriert unten die Verbindungen in einem Schalterkasten.

Moderne FPGA Familien breiten sich auf die obengenannten Fähigkeiten aus, höhere ins Silikon befestigte Niveau-Funktionalität einzuschließen. Das Einbetten dieser allgemeinen Funktionen ins Silikon reduziert das Gebiet erforderlich und gibt vergrößerte Geschwindigkeit jener Funktionen im Vergleich zum Gebäude von ihnen von Primitiven. Beispiele von diesen schließen Vermehrer, allgemeine DSP-Blöcke ein, hat Verarbeiter, hohe Geschwindigkeit IO Logik eingebettet und hat Erinnerungen eingebettet.

FPGAs werden auch für die Systemgültigkeitserklärung einschließlich der Vorsilikongültigkeitserklärung, Postsilikongültigkeitserklärung und firmware Entwicklung weit verwendet. Das erlaubt Span-Gesellschaften, ihr Design gültig zu machen, bevor der Span in der Fabrik erzeugt wird, die Zeit zum Markt reduzierend.

Um die Größe und den Macht-Verbrauch von FPGAs zusammenschrumpfen zu lassen, haben Verkäufer wie Tabula und Xilinx neue 3D oder aufgeschoberte Architekturen eingeführt. Im Anschluss an die Einführung seiner 28 nm 7-Reihen-FPGAs hat Xilinx offenbart, dass mehrere der Teile der höchsten Dichte in jenen FPGA Erzeugnissen mit vielfachen Würfeln in einem Paket gebaut werden, Technologie verwendend, die für den 3D-Aufbau entwickelt ist, und aufgeschobert haben - sterben Bauteile. Die Technologie schobert mehrere (drei oder vier) aktive FPGA-Würfel nebeneinander auf einem Silikonzwischenwichtigtuer - ein einzelnes Stück von Silikon auf, das passive Verbindung trägt.

FPGA Design und Programmierung

Um das Verhalten des FPGA zu definieren, stellt der Benutzer eine Hardware-Beschreibungssprache (HDL) oder ein schematisches Design zur Verfügung. Die HDL-Form ist mehr passend, um mit großen Strukturen zu arbeiten, weil es möglich ist, sie gerade numerisch anzugeben, anstatt jedes Stück mit der Hand ziehen zu müssen. Jedoch kann schematischer Zugang leichtere Visualisierung eines Designs berücksichtigen.

Dann, mit einem elektronischen Designautomationswerkzeug, wird ein mit der Technologie kartografisch dargestellter netlist erzeugt. Der netlist kann dann an die wirkliche FPGA Architektur mit einem Prozess genannt Platz-Und-Weg geeignet werden, der gewöhnlich durch die Eigentumssoftware des Platzes-Und-Wegs der FPGA Gesellschaft durchgeführt ist. Der Benutzer wird die Karte gültig machen, legen und Ergebnisse über das Timing der Analyse, Simulation und anderen Überprüfungsmethodiken leiten. Einmal das Design und der Gültigkeitserklärungsprozess ist abgeschlossen, die binäre Datei erzeugt (auch das Verwenden der Eigentumssoftware der FPGA Gesellschaft) ist an (re) gewöhnt konfigurieren den FPGA. Diese Datei wird dem FPGA/CPLD über eine Serienschnittstelle (JTAG) oder zu einem Außenspeichergerät wie ein EEPROM übertragen.

Die allgemeinsten HDLs sind VHDL und Verilog, obwohl in einem Versuch, die Kompliziertheit des Entwerfens in HDLs zu reduzieren, die im Vergleich zur Entsprechung von Zusammenbau-Sprachen gewesen sind, es Bewegungen gibt, um das Abstraktionsniveau durch die Einführung von alternativen Sprachen zu erheben. LabVIEW des nationalen Instrumentes grafische Programmiersprache (manchmal verwiesen auf als "G") hat ein FPGA Zusatzfunktionsmodul, das für das Ziel und Programm FPGA Hardware verfügbar ist.

Um das Design von komplizierten Systemen in FPGAs zu vereinfachen, dort bestehen Sie Bibliotheken von vorherbestimmten komplizierten Funktionen und Stromkreisen, die geprüft und optimiert worden sind, um den Designprozess zu beschleunigen. Diese vorherbestimmten Stromkreise werden IP Kerne allgemein genannt, und sind von FPGA Verkäufern und IP Drittlieferanten (selten frei, und normalerweise veröffentlicht laut Eigentumslizenzen) verfügbar. Andere vorherbestimmte Stromkreise sind von Entwickler-Gemeinschaften wie OpenCores (normalerweise veröffentlicht laut freier und offener Quelllizenzen wie der GPL, BSD oder die ähnliche Lizenz), und andere Quellen verfügbar.

In einem typischen Designfluss wird ein FPGA Anwendungsentwickler das Design in vielfachen Stufen während des Designprozesses vortäuschen. Am Anfang wird die RTL Beschreibung in VHDL oder Verilog durch das Schaffen von Prüfständen vorgetäuscht, um das System vorzutäuschen und Ergebnisse zu beobachten. Dann, nachdem der Synthese-Motor das Design zu einem netlist kartografisch dargestellt hat, wird der netlist zu einer Tor-Niveau-Beschreibung übersetzt, wo Simulation wiederholt wird, um zu bestätigen, dass die Synthese ohne Fehler weitergegangen ist. Schließlich wird das Design im FPGA angelegt, an dem Punkt-Fortpflanzungsverzögerungen hinzugefügt werden können und die Simulation geführt wieder mit diesen auf den netlist zurückkommentierten Werten.

Grundlegende Prozess-Technologietypen

• SRAM - gestützt auf der Technologie des statischen Speichers. Im System programmierbar und reprogrammierbar. Verlangt Außenstiefelgeräte. CMOS. Zurzeit im Gebrauch.
• Antisicherung - Ehemalig programmierbar. CMOS.
• HIGH-SCHOOL-BALL - Programmierbare ROM-Speicher-Technologie. Ehemalig programmierbar wegen des Plastikverpackens. Veraltet.
• EPROM - Erasable Programmierbare ROM-Speicher-Technologie. Ehemalig programmierbar, aber mit dem Fenster, kann mit dem ultravioletten (UV) Licht gelöscht werden. CMOS. Veraltet.
• EEPROM - Elektrisch Erasable Programmierbare ROM-Speicher-Technologie. Kann sogar in Plastikpaketen gelöscht werden. Einige, aber nicht alle EEPROM Geräte können im System programmiert werden. CMOS.
• Blitz - Blitz - löscht EPROM Technologie. Kann sogar in Plastikpaketen gelöscht werden. Einige, aber nicht alle Blitz-Geräte können im System programmiert werden. Gewöhnlich ist eine Blitz-Zelle kleiner als eine gleichwertige EEPROM Zelle und ist deshalb weniger teuer, um zu verfertigen. CMOS.
• Sicherung - Ehemalig programmierbar. Bipolar. Veraltet.

Haupthersteller

Xilinx und Altera sind die FPGA aktuellen Markführer und langfristigen Industrierivalen. Zusammen kontrollieren sie über 80 Prozent des Marktes, mit Xilinx allein vertretende mehr als 50 Prozent.

Sowohl Xilinx als auch Altera stellen freies Windows und Designsoftware von Linux zur Verfügung, die beschränkten Satz von Geräten zur Verfügung stellt.

Andere Mitbewerber schließen Gitter-Halbleiter (SRAM ein, der mit dem einheitlichen Konfigurationsblitz, Moment - auf, niedrige Macht, lebende Wiederkonfiguration gestützt ist), Actel (Antisicherung, Blitz-basiert, Mischsignal) SiliconBlue Technologies (hat äußerst niedrige Macht FPGAs mit dem fakultativen einheitlichen unvergänglichen Konfigurationsgedächtnis SRAM-basiert), Achronix (RAM gestützt, 1.5 GHz Stoff-Geschwindigkeit), wer ihre Chips auf dem Stand der Technik von Intel 22 Nm-Prozess bauen wird, und QuickLogic (tragbar CSSP, kein allgemeiner Zweck FPGAs eingestellt hat).

Im März 2010 hat Tabula ihre neue FPGA Technologie bekannt gegeben, die mit der Zeit gleichzeitig gesandte Logik und Verbindung für größere potenzielle Kostenersparnisse für dichte Anwendungen verwendet.

Siehe auch

• Anwendungsspezifischer Befehlssatz-Verarbeiter (ASIP)
• Anwendungsspezifischer einheitlicher Stromkreis (ASIC)
• Logik von Combinational
• Kompliziertes programmierbares Logikgerät (CPLD)
• Die Computerwissenschaft mit dem Gedächtnis Eine mit der Zeit gleichzeitig gesandte wiederkonfigurierbare Architektur mit dem 2. Gedächtnis ordnet
• Der Digitaluhr-Betriebsleiter DCM - Digitaluhr-Management
• Erasable programmierbares Logikgerät (EPLD)
• FPGA Prototyp
• Tor-Reihe
• Handel-C Verlängerter C hat Beschreibungssprache gestützt, die für FPGAs entworfen ist
• Hybrider Kern, rechnend
• Impuls CoDeveloper (Impuls C)
• JHDL: Gerade - eine andere Hardware-Beschreibungssprache
• Multi-gigabit Sender-Empfänger oder Serdes - Seriensender-Empfänger, die jetzt sehr im FPGA Stoff üblich werden
• Pythonschlange von MyHDL hat HDL gestützt — erzeugt Verilog oder VHDL
• Programmable Array Logic (PAL), ein früher PLD
• Teilweise Wiederkonfiguration
• Programmierbare Logikreihe
• PSoC
• Wiederkonfigurierbare Computerwissenschaft
• Weicher Verarbeiter
• Software Defined Silicon (SDS)
• Systembeschreibungssprache von SystemC — C wie
• Verilog: Hardware-Beschreibungssprache
• VHDL: VHSIC (sehr Hohe Geschwindigkeit einheitlicher Stromkreis) Hardware-Beschreibungssprache

Weiterführende Literatur

Links

• Universität North Carolinas am wiederkonfigurierbaren Rechenlaboratorium von Charlotte
• Die FPGA Architektur-Seite von Vaughn Betz