Ergänzungsmetalloxydhalbleiter (CMOS) ist eine Technologie, um integrierte Stromkreise zu bauen. CMOS Technologie wird in Mikroprozessoren, Mikrokontrolleuren, statischem RAM und anderen Digitallogikstromkreisen verwendet. CMOS Technologie wird auch für mehrere analoge Stromkreise wie Bildsensoren (CMOS Sensor), Datenkonverter und hoch einheitliche Sender-Empfänger für viele Typen der Kommunikation verwendet. Frank Wanlass hat CMOS 1967 patentiert.

CMOS wird auch manchmal Ergänzungssymmetrie-Metalloxydhalbleiter (oder WELTALL) genannt.

Die Wörter "Ergänzungssymmetrie" beziehen sich auf die Tatsache, dass der typische Digitaldesignstil mit CMOS ergänzende und symmetrische Paare des P-Typs und der n-leitenden Metalloxydhalbleiter-Feldwirkungstransistoren (MOSFETs) für logische Funktionen verwendet.

Zwei wichtige Eigenschaften von CMOS Geräten sind Störunanfälligkeit und niedriger statischer Macht-Verbrauch. Bedeutende Macht wird nur gezogen, wenn die Transistoren im CMOS Gerät zwischen auf und von Staaten umschalten. Folglich erzeugen CMOS Geräte so viel überflüssige Hitze nicht wie andere Formen der Logik, zum Beispiel Logik des Transistor-Transistors (TTL) oder NMOS Logik. CMOS erlaubt auch eine hohe Speicherdichte von logischen Funktionen auf einem Span. Es war in erster Linie aus diesem Grund, dass CMOS die am meisten verwendete in VLSI Chips durchzuführende Technologie geworden ist.

Der Ausdruck "Metalloxydhalbleiter" ist eine Verweisung auf die physische Struktur von bestimmten Feldwirkungstransistoren, eine Metalltor-Elektrode habend, die oben auf einem Oxydisolator gelegt ist, der der Reihe nach oben auf einem Halbleiter-Material ist. Aluminium wurde einmal verwendet, aber jetzt ist das Material Polysilikon. Andere Metalltore haben ein Come-Back mit dem Advent von hohen-k dielektrischen Materialien im CMOS-Prozess, wie bekannt gegeben, durch IBM und Intel für den 45-Nanometer-Knoten und darüber hinaus gemacht.

Technische Details

"CMOS" bezieht sich sowohl auf einen besonderen Stil des Digitalschaltsystem-Designs, als auch auf die Familie von Prozessen hat gepflegt, dieses Schaltsystem auf einheitlichen Stromkreisen (Chips) durchzuführen. CMOS Schaltsystem zerstreut weniger Macht als Logikfamilien mit widerspenstigen Lasten. Seitdem dieser Vorteil zugenommen hat und wichtiger gewachsen ist, sind CMOS Prozesse und Varianten gekommen, um vorzuherrschen, so ist die große Mehrheit der modernen einheitlichen Stromkreis-Herstellung auf CMOS-Prozessen.

Bezüglich 2010 sind Zentraleinheiten mit der besten Leistung pro Watt jedes Jahr CMOS statische Logik seit 1976 gewesen.

CMOS Stromkreise verwenden eine Kombination des P-Typs und der n-leitenden Metalloxydhalbleiter-Feldwirkungstransistoren (MOSFETs), um Logiktore und andere Digitalstromkreise durchzuführen, die in Computern, Fernmeldeausrüstung gefunden sind, und Verarbeitungsanlage Zeichen zu geben. Obwohl CMOS Logik mit getrennten Geräten durchgeführt werden kann (z.B, zu Unterrichtszwecken in einer einleitenden Stromkreis-Klasse), sind typische kommerzielle CMOS Produkte integrierte Stromkreise, die aus Millionen von Transistoren von beiden Typen auf einem rechteckigen Stück von Silikon zwischen 10 und 400 Mm zusammengesetzt sind. Diese Geräte werden "Chips" allgemein genannt, obwohl innerhalb der Industrie sie auch ein "Sterben" (einzigartig), "Würfel" (Mehrzahl-) genannt werden, oder (Mehrzahl-) "stirbt".

Zusammensetzung

Der Hauptgrundsatz hinter CMOS Stromkreisen, der ihnen erlaubt, Logiktore durchzuführen, ist der Gebrauch des P-Typs und der n-leitenden Metalloxydhalbleiter-Feldwirkungstransistoren, um Pfade zur Produktion entweder von der Stromspannungsquelle oder vom Boden zu schaffen. Wenn ein Pfad zur Produktion von der Stromspannungsquelle geschaffen wird, wie man sagt, wird der Stromkreis hochgezogen. Der andere Stromkreis-Staat kommt vor, wenn ein Pfad zur Produktion vom Boden und der zum Boden-Potenzial heruntergezogenen Produktion geschaffen wird.

Inversion

CMOS Stromkreise werden auf solche Art und Weise gebaut, dass alle PMOS Transistoren entweder einen Eingang von der Stromspannungsquelle oder von einem anderen PMOS Transistor haben müssen. Ähnlich müssen alle NMOS Transistoren entweder einen Eingang vom Boden oder von einem anderen NMOS Transistor haben. Die Zusammensetzung eines PMOS Transistors schafft niedrigen Widerstand zwischen seiner Quelle und Abflussrohr-Kontakten, wenn eine niedrige Tor-Stromspannung angewandt wird und hoher Widerstand, wenn eine hohe Tor-Stromspannung angewandt wird. Andererseits schafft die Zusammensetzung eines NMOS Transistors hohen Widerstand zwischen der Quelle, und fließen Sie ab, wenn eine niedrige Tor-Stromspannung angewandt wird und niedriger Widerstand, wenn eine hohe Tor-Stromspannung angewandt wird. CMOS vollbringt die aktuelle Verminderung durch das Ergänzen jedes nMOSFET mit einem pMOSFET und das Anschließen beider Tore und beider Abflussrohre zusammen. Eine Hochspannung auf den Toren wird den nMOSFET veranlassen zu führen und der pMOSFET, um nicht zu führen, während eine niedrige Stromspannung auf den Toren die Rückseite verursacht. Diese Einordnung reduziert außerordentlich Macht-Verbrauch und Hitzegeneration. Jedoch während der umschaltenden Zeit beide MOSFETs-Verhalten kurz weil geht die Tor-Stromspannung von einem Staat bis einen anderen. Das veranlasst eine kurze Spitze im Macht-Verbrauch und wird ein ernstes Problem an hohen Frequenzen.

Das Image auf dem Recht zeigt, was geschieht, wenn ein Eingang mit beiden ein PMOS Transistor (Spitze des Diagramms) und ein NMOS Transistor (Boden des Diagramms) verbunden wird. Wenn die Stromspannung des Eingangs A niedrig ist, ist der Kanal des NMOS Transistors in einem hohen Widerstand-Staat. Das beschränkt den Strom, der von Q fließen kann, um sich zu gründen. Der Kanal des PMOS Transistors ist in einem niedrigen staatlichen Widerstand, und viel aktueller kann von der Versorgung bis die Produktion fließen. Weil der Widerstand zwischen der Versorgungsstromspannung und Q, der Spannungsabfall zwischen der Versorgungsstromspannung niedrig und wegen eines von Q gezogenen Stroms Q ist, ist klein. Die Produktion schreibt deshalb eine Hochspannung ein.

Andererseits, wenn die Stromspannung des Eingangs A hoch ist, ist der PMOS Transistor in VON (hoher Widerstand) Staat, so würde es das aktuelle Fließen von der positiven Versorgung bis die Produktion beschränken, während der NMOS Transistor in AUF (niedriger Widerstand) Staat ist, der Produktion erlaubend, abzufließen, um sich zu gründen. Weil der Widerstand zwischen Q und Boden niedrig ist, ist der Spannungsabfall wegen eines Stroms, der in Q gezogen ist, der Q oberirdisch legt, klein. Dieser niedrige Fall läuft auf die Produktion hinaus, die eine niedrige Stromspannung einschreibt.

Kurz gesagt, die Produktionen des PMOS und der NMOS Transistoren sind solch ergänzend, dass, wenn der Eingang niedrig ist, die Produktion hoch ist, und wenn der Eingang hoch ist, ist die Produktion niedrig. Wegen dieses Verhaltens des Eingangs und der Produktion ist die Produktion der CMOS Stromkreise das Gegenteil des Eingangs.

Ein Zeichen auf der Nomenklatur: Der Macht-Bedarf für CMOS wird V und V, oder V und Boden (GND) abhängig vom Hersteller genannt. V und V sind Prolongationen von herkömmlichen MOS Stromkreisen und treten für das Abflussrohr und den Quellbedarf ein. Diese gelten direkt für CMOS nicht, da beider Bedarf wirklich Quellbedarf ist. V und Boden sind Prolongationen von der TTL Logik, und diese Nomenklatur ist mit der Einführung der 54C/74C Linie von CMOS behalten worden.

Dualität

Eine wichtige Eigenschaft eines CMOS Stromkreises ist die Dualität, die zwischen seinen PMOS Transistoren und NMOS Transistoren besteht. Ein CMOS Stromkreis wird geschaffen, um einem Pfad immer zu erlauben, von der Produktion entweder bis die Macht-Quelle oder bis den Boden zu bestehen. Um das zu vollbringen, muss der Satz aller Pfade zur Stromspannungsquelle die Ergänzung des Satzes aller Pfade zum Boden sein. Das kann durch das Definieren ein in Bezug auf NICHT des anderen leicht vollbracht werden. Wegen der Gesetze von De Morgan hat Logik gestützt, die PMOS Transistoren in der Parallele haben entsprechende NMOS Transistoren der Reihe nach, während die PMOS Transistoren der Reihe nach entsprechende NMOS Transistoren in der Parallele haben.

Logik

Kompliziertere logische Funktionen wie diejenigen, die einschließen UND und ODER Tore, verlangen, dass Manipulierung der Pfade zwischen Toren die Logik vertritt. Wenn ein Pfad aus zwei Transistoren der Reihe nach besteht, müssen beide Transistoren niedrigen Widerstand gegen die entsprechende Versorgungsstromspannung haben, modellierend, UND. Wenn ein Pfad aus zwei Transistoren in der Parallele besteht, entweder ein oder beide der Transistoren muss niedrigen Widerstand haben, um die Versorgungsstromspannung mit der Produktion zu verbinden, modellierend, ODER.

Gezeigt rechts ist ein Stromkreis-Diagramm eines NAND Tors in der CMOS Logik. Wenn beide der A- und B-Eingänge hoch sind, dann werden beide, die die NMOS Transistoren (Boden Hälfte des Diagramms), keiner der PMOS Transistoren führen werden (Spitzenhälfte) führen, und ein leitender Pfad wird zwischen der Produktion und V (Boden) gegründet, die Produktion niedrig bringend. Wenn entweder der A- oder B-Eingänge niedrig ist, wird einer der NMOS Transistoren nicht führen, einer der PMOS Transistoren wird, und ein leitender Pfad wird zwischen der Produktion und V (Stromspannungsquelle) gegründet, die Produktion hoch bringend.

Ein Vorteil von CMOS über NMOS besteht darin, dass sowohl niedrige-zu-hoch als auch hohe-zu-niedrig Produktionsübergänge schnell sind, da die hochziehen Transistoren niedrigen Widerstand, wenn eingeschaltet, verschieden von den Lastwiderständen in der NMOS Logik haben. Außerdem schwingt das Produktionssignal die volle Stromspannung zwischen den niedrigen und hohen Schienen. Dieser starke, mehr fast symmetrische Antwort macht auch CMOS widerstandsfähiger gegen das Geräusch.

Sieh Logische Anstrengung um eine Methode, Verzögerung in einem CMOS Stromkreis zu berechnen.

Beispiel: NAND Tor im physischen Lay-Out

Dieses Beispiel zeigt ein NAND als eine physische Darstellung gezogenes Logikgerät, weil es verfertigt würde. Die physische Lay-Out-Perspektive ist eine "Vogelperspektive" eines Stapels von Schichten. Der Stromkreis wird auf einem P-Typ-Substrat gebaut. Das Polysilikon, die Verbreitung und n-well werden "Grundschichten" genannt und werden wirklich in Gräben des P-Typ-Substrats eingefügt. Die Kontakte dringen in eine Isolieren-Schicht zwischen den Grundschichten und der ersten Schicht von Metall (metal1) das Bilden einer Verbindung ein.

Die Eingänge zum NAND (illustriert in der grünen Farbe) sind in Polysilikon. Die CMOS Transistoren (Geräte) werden durch die Kreuzung des Polysilikons und der Verbreitung gebildet; N Verbreitung für das N Gerät & P Verbreitung für das P Gerät (illustriert im Lachs und gelben Färben beziehungsweise). Die Produktion wird zusammen in Metall (illustriert im zyanen Färben) verbunden. Verbindungen zwischen Metall und Polysilikon oder Verbreitung werden durch Kontakte (illustriert als schwarze Quadrate) gemacht. Das physische Lay-Out-Beispiel vergleicht den NAND im vorherigen Beispiel gegebenen Logikstromkreis.

Das N Gerät wird auf einem P-Typ-Substrat verfertigt, während das P Gerät in einem N-leitenden gut (n-well) verfertigt wird. Ein P-Typ-Substrat "Klaps" wird mit V verbunden, und ein N-leitender N-Well-Klaps wird mit V verbunden, um latchup zu verhindern.

Macht: die Schaltung und Leckage

CMOS Logik zerstreut weniger Macht als NMOS Logikstromkreise, weil CMOS Macht zerstreut, wenn nur er ("dynamische Macht") umschaltet. Auf einem typischen ASIC in einem modernen 90-Nanometer-Prozess, die Produktion schaltend, könnte 120 picoseconds nehmen, und einmal alle zehn Nanosekunden geschehen. NMOS Logik zerstreut Macht, wann auch immer der Transistor auf ist, weil es einen aktuellen Pfad von V bis V durch den Lastwiderstand und das n-leitende Netz gibt.

Statische CMOS Tore sind sehr effiziente Macht, weil sie fast Nullmacht, wenn müßig, zerstreuen. Früher war der Macht-Verbrauch von CMOS Geräten nicht die Hauptsorge, während er Chips entworfen hat. Faktoren wie Geschwindigkeit und Gebiet haben die Designrahmen beherrscht. Da die CMOS unter dem Submikron bewegte Technologie zielt, hat sich der Macht-Verbrauch pro Einheitsgebiet des Spans schrecklich erhoben.

Weit gehend klassifizierend, kommt die Macht-Verschwendung in CMOS Stromkreisen wegen zwei Bestandteile vor:

• Statische Verschwendung

:* U-Boot-Schwellenbedingung, wenn die Transistoren aus sind. Sowohl NMOS als auch PMOS Transistoren haben eine Schwellenstromspannung der Tor-Quelle, unter der der Strom (genannt U-Boot-Schwellenstrom) durch das Gerät exponential fällt. Historisch könnten CMOS Designs, die an Versorgungsstromspannungen bedient sind, die viel größer sind als ihre Schwellenstromspannungen (V könnte 5 V, und V sowohl für NMOS als auch für PMOS gewesen sein, 700 mV gewesen sein). Ein spezieller Typ des CMOS Transistors mit fast der Nullschwellenstromspannung ist der heimische Transistor.

:* Tunnelbau-Strom durch Tor-Oxyd. SiO ist ein sehr guter Isolator, aber an sehr kleinen Dicke-Niveaus können Elektronen Tunnel über die sehr dünne Isolierung; die Wahrscheinlichkeit fällt exponential mit der Oxyddicke ab. Tunnelbau-Strom wird sehr wichtig für Transistoren unter 130 nm Technologie mit Tor-Oxyden von 20 Å oder dünner.

:* Der Leckage-Strom durch die Rückseite hat Dioden beeinflusst. Kleine Rückleckage-Ströme werden wegen der Bildung der Rückneigung zwischen Verbreitungsgebieten und Bohrlöchern (für z.B, P-Typ-Verbreitung gegen n-well), Bohrlöchern und Substrat (für z.B, n-well gegen das P-Substrat) gebildet. Im modernen Prozess ist Diode-Leckage im Vergleich zur U-Boot-Schwelle und den Tunnelbau-Strömen sehr klein, so können diese während Macht-Berechnungen vernachlässigt werden.

:* Streit-Strom im ratioed Stromkreis

• Dynamische Verschwendung

:* Aufladung und Entladung der Lastkapazität. CMOS Stromkreise zerstreuen Macht durch die Aufladung der verschiedenen Lastkapazität (größtenteils Tor und Leitungskapazität, sondern auch Abflussrohr und etwas Quellkapazität), wann auch immer sie geschaltet werden. In einem ganzem Zyklus der CMOS Logik, aktuellen Flüsse von V bis die Lastkapazität, um zu stürmen, fließt es und dann von der beladenen Lastkapazität, um sich während der Entladung zu gründen. Deshalb in einem ganzem Zyklus der Anklage/Entladung insgesamt wird Q=CV so von V übertragen, um sich zu gründen. Multiplizieren Sie durch die umschaltende Frequenz auf der Lastkapazität, um den Strom verwenden zu lassen, und durch die Stromspannung wieder zu multiplizieren, um die charakteristische umschaltende durch ein CMOS Gerät zerstreute Macht zu bekommen:.Since, den die meisten Tore an jedem Uhr-Zyklus nicht/schalten funktionieren, werden sie häufig durch einen Faktor, genannt den Tätigkeitsfaktor begleitet. Jetzt kann die dynamische Macht-Verschwendung umgeschrieben werden, weil.A Uhr in einem System einen Tätigkeitsfaktor α = 1 hat, da es sich erhebt und jeder Zyklus fällt. Die meisten Daten haben einen Tätigkeitsfaktor 0.5. Wenn richtige Lastkapazität auf einem Knoten zusammen mit seinem Tätigkeitsfaktor geschätzt wird, kann die dynamische Macht-Verschwendung an diesem Knoten effektiv berechnet werden.

:* Kurze Stromkreis-Macht dissipationSince gibt es eine begrenzte Zeit des Anstiegs/Falls sowohl für pMOS als auch für nMOS, während des Übergangs, zum Beispiel, von von bis auf, beide, die die Transistoren seit einer kleinen Zeitspanne auf sein werden, in der Strom finden wird, dass sich ein Pfad direkt von V gründet, folglich einen kurzen Stromkreis-Strom schaffend. Kurze Stromkreis-Macht-Verschwendung nimmt mit der Anstieg- und Fall-Zeit der Transistoren zu. Eine zusätzliche Form des Macht-Verbrauchs ist bedeutend in den 1990er Jahren geworden, wie Leitungen auf dem Span schmaler geworden sind und die langen Leitungen widerspenstiger geworden sind. CMOS Tore am Ende jener widerspenstigen Leitungen sehen langsame Eingangsübergänge. Während der Mitte dieser Übergänge sind sowohl der NMOS als auch die PMOS Logiknetze teilweise leitende und aktuelle Flüsse direkt von V bis V. Die so verwendete Macht wird Brecheisen-Macht genannt. Sorgfältiges Design, das schwach gesteuerte lange dünne Leitungen vermeidet, hat diese Wirkung verbessert, und Brecheisen-Macht ist fast immer wesentlich kleiner als umschaltende Macht.

Um Designs zu beschleunigen, haben Hersteller auf Aufbauten umgeschaltet, die niedrigere Stromspannungsschwellen haben, aber wegen dessen hat ein moderner NMOS Transistor mit V von 200 mV einen bedeutenden Subschwellenleckage-Strom. Designs (z.B Tischverarbeiter), die riesengroße Zahlen von Stromkreisen einschließen, die noch nicht aktiv umschalten, verbrauchen Macht wegen dieses Leckage-Stroms. Leckage-Macht ist ein bedeutender Teil der durch solche Designs verbrauchten Gesamtmacht. Mehrschwelle CMOS (MTCMOS), jetzt verfügbar von Gießereien, ist eine Annäherung an die Betriebsleckage-Macht. Mit MTCMOS hoch werden V Transistoren verwendet, wenn die Schaltung der Geschwindigkeit nicht kritisch ist, während niedrig V Transistoren in der Geschwindigkeit empfindliche Pfade verwendet werden. Weitere Technologiefortschritte, die noch dünnere Tor-Dielektriken verwenden, haben einen zusätzlichen Leckage-Bestandteil wegen des aktuellen Tunnelbaues durch das äußerst dünne Tor-Dielektrikum. Das Verwenden hoher-k Dielektriken statt des Silikondioxyds, das das herkömmliche Tor-Dielektrikum ist, erlaubt ähnliche Gerät-Leistung, aber mit einem dickeren Tor-Isolator, so diesen Strom vermeidend. Die Leckage-Macht-Verminderung mit dem neuen Material und den Systemdesigns ist zum Unterstützen des Schuppens von CMOS kritisch.

Analoger CMOS

Außer Digitalanwendungen wird CMOS Technologie auch in analogen Anwendungen verwendet. Zum Beispiel gibt es CMOS betrieblichen Verstärker auf dem Markt verfügbarer ICs. Übertragungstore können statt Signalrelais verwendet werden. CMOS Technologie wird auch für RF Stromkreise den ganzen Weg zu Mikrowellenfrequenzen, im Mischsignal (analog+digital) Anwendungen weit verwendet.

Temperaturreihe

Herkömmliche CMOS Geräte arbeiten mehr als eine Reihe von 55 °C zu +155 °C. Es gab theoretische Anzeigen schon im August 2008, dass Silikon-CMOS unten zu 233 °C (40 K) arbeiten wird. Fungierende Temperaturen in der Nähe von 40 K sind damit seitdem erreicht worden hat AMD Verarbeiter von Phenom II mit einer Kombination des flüssigen Stickstoffs und flüssigen Helium-Abkühlens überabgestoppt.

Siehe auch

• FEOL
• PCMOS
• MOSFET
• HCMOS
• Aktiver Pixel-Sensor
• Gleichwertiges Tor (GE)
• Elektrisch und Magisch sind Software der offenen Quelle häufig hat gepflegt, CMOS Stromkreise anzulegen.

Weiterführende Literatur

• http://CMOSedu.com

• http://CMOSVLSI.com /

Außenverbindungen

• CMOS Tor-Beschreibung und interaktive Illustrationen
• LASI ist ein "allgemeiner Zweck" IC Lay-Out-CAD-Werkzeug. Es ist ein kostenloser Download und kann als ein Lay-Out-Werkzeug für CMOS Stromkreise verwendet werden.