Ein Vorderseite-Bus (FSB) ist eine Computernachrichtenschnittstelle (Bus), der häufig in Computern während der 1990er Jahre und der 2000er Jahre verwendet ist.

Es trägt normalerweise Daten zwischen der in einer Prozession gehenden Haupteinheit (CPU) und einem Speicherkontrolleur-Mittelpunkt, bekannt als der northbridge.

Abhängig von der Durchführung können einige Computer auch einen Hintern-Bus haben, der die Zentraleinheit mit dem geheimen Lager verbindet. Dieser Bus und das damit verbundene geheime Lager sind schneller als das Zugreifen auf das Systemgedächtnis (oder RAM) über den Vorderseite-Bus.

Die Geschwindigkeit des Vorderseitenbusses wird häufig als ein wichtiges Maß der Leistung eines Computers verwendet.

Geschichte

Der Begriff ist in Gebrauch durch Intel Corporation über die Zeit der Pentium Pro und Pentium eingetreten II Produkte wurden in den 1990er Jahren bekannt gegeben.

"Vorderseite" bezieht sich auf die Außenschnittstelle vom Verarbeiter bis den Rest des Computersystems im Vergleich mit der Rückseite, wo der Hintern-Bus das geheime Lager (und potenziell andere Zentraleinheiten) verbindet.

Ein FSB wird größtenteils auf PC-zusammenhängenden Hauptplatinen (einschließlich Personalcomputer und Server), selten mit den Daten und Adressbussen verwendet, die in eingebetteten Systemen und ähnlichen kleinen Computern verwendet sind. Dieses Design hat eine Leistungsverbesserung über die einzelnen Systembusdesigns der vorherigen Jahrzehnte vertreten, aber wird noch manchmal den "Systembus" genannt.

Vorderseite-Busse verbinden gewöhnlich die Zentraleinheit und den Rest der Hardware über einen chipset, den Intel als ein northbridge und ein southbridge durchgeführt hat. Andere Busse wie Peripheral Component Interconnect (PCI), Accelerated Graphics Port (AGP) und Speicherbusse stehen alle zum chipset in der Größenordnung von Daten in Verbindung, um zwischen den verbundenen Geräten zu fließen. Diese sekundären mit Geschwindigkeiten gewöhnlich geführten Systembusse sind auf die Vorderseite-Busuhr zurückzuführen gewesen, aber werden dazu nicht notwendigerweise synchronisiert.

Als Antwort auf die Torrenza Initiative von AMD hat Intel seine FSB Zentraleinheitssteckdose zu Drittgeräten geöffnet.

Vor dieser Ansage, gemacht im Frühling 2007 an Intel Developer Forum in Peking, hatte sich Intel sehr nah geschützt, wer Zugang zum FSB hatte, nur Verarbeiter von Intel in der Zentraleinheitssteckdose erlaubend. Das erste Beispiel war Coprozessoren der Feldprogrammierbaren Tor-Reihe (FPGA), ein Ergebnis der Kollaboration zwischen Intel-Xilinx-Nallatech und Intel-Altera-XtremeData (der sich 2008 eingeschifft hat).

Zusammenhängende Teilgeschwindigkeiten

ZENTRALEINHEIT

Die Frequenz, an der ein Verarbeiter (Zentraleinheit) funktioniert, wird durch die Verwendung eines Uhr-Vermehrers auf die Geschwindigkeit des Vorderseite-Busses (FSB) in einigen Fällen bestimmt. Zum Beispiel könnte ein Verarbeiter, der an 3200 MHz läuft, einen 400-MHz-FSB verwenden. Das bedeutet, dass es eine innere Uhr-Vermehrer-Einstellung (auch genannt Verhältnis des Busses/Kerns) 8 gibt. D. h. die Zentraleinheit wird veranlasst, an 8mal der Frequenz des Vorderseite-Busses zu laufen: 400 MHz × 8 = 3200 MHz. Durch das Verändern entweder des FSB oder des Vermehrers können verschiedene Zentraleinheitsgeschwindigkeiten erreicht werden.

Gedächtnis

Das Setzen einer FSB Geschwindigkeit ist direkt mit dem Geschwindigkeitsrang des Gedächtnisses verbunden, das ein System verwenden muss. Der Speicherbus verbindet den northbridge und RAM, wie der Vorderseite-Bus die Zentraleinheit und northbridge verbindet. Häufig müssen diese zwei Busse an derselben Frequenz funktionieren. Die Erhöhung des Vorderseite-Busses zu 450 MHz in den meisten Fällen bedeutet auch, das Gedächtnis an 450 MHz zu führen.

In neueren Systemen ist es möglich, Speicherverhältnisse "4:5" und ähnlich zu sehen. Das Gedächtnis wird 5/4 Zeiten so schnell wie der FSB in dieser Situation führen, bedeutend, dass ein 400-MHz-Bus mit dem Gedächtnis an 500 MHz laufen kann. Das wird häufig ein 'asynchrones' System genannt. Es ist wichtig zu begreifen, dass wegen Unterschiede in der Zentraleinheit und Systemarchitektur sich gesamte Systemleistung auf unerwartete Weisen mit verschiedenen FSB zu Gedächtnis Verhältnissen ändern kann.

Im Image, Audio-, Video-, das Spielen, die FPGA Synthese und die wissenschaftlichen Anwendungen, die einen kleinen Betrag der Arbeit an jedem Element einer großen Datei durchführen, wird FSB Geschwindigkeit ein Hauptleistungsproblem. Ein langsamer FSB wird die Zentraleinheit veranlassen, bedeutende Zeitdauer auszugeben, die auf Daten wartet, um vom Systemgedächtnis anzukommen. Jedoch, wenn die Berechnung, die mit jedem Element verbunden ist, komplizierter ist, wird der Verarbeiter das längere Durchführen von diesen ausgeben; deshalb wird der FSB im Stande sein Schritt zu halten, weil die Rate, an der auf das Gedächtnis zugegriffen wird, reduziert wird.

Peripherische Busse

Ähnlich dem Speicherbus können der PCI und die AGP Busse auch asynchron vom Vorderseite-Bus geführt werden. In älteren Systemen werden diese Busse an einem Satz-Bruchteil der Vorderseite-Busfrequenz bedient. Dieser Bruchteil wurde durch den BIOS gesetzt. In neueren Systemen, dem PCI, AGP und PCI-Schnellzug erhalten peripherische Busse häufig ihre eigenen Uhr-Signale, der ihre Abhängigkeit vom Vorderseite-Bus für das Timing beseitigt.

Das Überabstoppen

Das Überabstoppen ist die Praxis, Computerbestandteile außer ihren Aktienleistungsniveaus funktionieren zu lassen.

Viele Hauptplatinen erlauben dem Benutzer, den Uhr-Vermehrer und die FSB Einstellungen durch das Ändern von Springern oder BIOS Einstellungen manuell zu setzen. Fast alle Zentraleinheitshersteller "schließen" jetzt einen Voreinstellungsvermehrer, der in den Span untergeht. Es ist möglich, einige geschlossene Zentraleinheiten aufzuschließen; zum Beispiel kann ein Athlons durch das Anschließen von elektrischen Kontakten über Punkte auf der Oberfläche der Zentraleinheit aufgeschlossen werden. Für alle Verarbeiter, die FSB Geschwindigkeit vergrößernd, kann getan werden, um in einer Prozession gehende Geschwindigkeit durch das Reduzieren der Latenz zwischen der Zentraleinheit und dem northbridge zu erhöhen.

Diese Praxis Stoß-Bestandteile außer ihren Spezifizierungen und kann unregelmäßiges Verhalten verursachen, heißlaufend oder Frühmisserfolg. Selbst wenn der Computer scheint, normalerweise zu laufen, können Probleme unter einer schweren Last erscheinen. Die meisten PCs, die in Einzelhändlern oder Herstellern, wie Hewlett Packard oder Dell gekauft sind, erlauben dem Benutzer nicht, den Vermehrer oder die FSB Einstellungen wegen der Wahrscheinlichkeit des unregelmäßigen Verhaltens oder Misserfolgs zu ändern. Hauptplatinen gekauft getrennt, um eine kundenspezifische Maschine zu bauen, werden mit größerer Wahrscheinlichkeit dem Benutzer erlauben, den Vermehrer und die FSB Einstellungen im BIOS des PCs zu editieren.

Evolution

Der Vorderseite-Bus ist im Vorteil der hohen Flexibilität und niedrigen Kosten gewesen. Einfache symmetrische Mehrverarbeiter legen mehrere Zentraleinheiten auf einem FSB, obwohl Leistung linear wegen des Bandbreite-Engpasses der Architektur nicht klettert.

Der Vorderseite-Bus wurde im ganzen Atom von Intel, Celeron, Pentium, Kern-2 und Verarbeiter-Modellen von Xeon ungefähr im Laufe 2008 verwendet. Ursprünglich war dieser Bus ein in Verbindung stehender Hauptpunkt für alle Systemgeräte und die Zentraleinheit.

Die Geschwindigkeit einer schnelleren Zentraleinheit wird vergeudet, wenn sie Instruktionen und Daten so schnell wie nicht herbeiholen kann, kann sie sie durchführen. Die Zentraleinheit muss auf einen oder mehr Uhr-Zyklen warten, bis das Gedächtnis seinen Wert zurückgibt, oder greifen Sie auf andere dem FSB beigefügte Geräte zu, wenn es ein Engpass wird.

Der Vorderseite-Bus wurde durch AMD als seiend eine alte und langsame Technologie kritisiert, die Systemleistung beschränkt.

Modernere Designs verwenden Punkt-zu-Punkt-Verbindungen wie HyperTransport von AMD und die Verbindung von QuickPath von Intel (QPI).

Die schnellste Übertragungsgeschwindigkeit von FSB war 1.6 GT/s, die nur 80 % der theoretischen Bandbreite von 16-Bit-HyperTransport 3.0 Verbindung, wie durchgeführt, auf AM3 Phenom II CPUs, nur Hälfte der Bandbreite einer 6.4 GT/s Verbindungsverbindung von QuickPath und nur 25 % der Bandbreite von 32-Bit-HyperTransport 3.1 Verbindung zur Verfügung gestellt haben. Außerdem, in einer FSB-basierten Architektur, muss auf das Gedächtnis über den FSB zugegriffen werden. In HT- und QPI-basierten Systemen wird auf das Gedächtnis unabhängig mittels eines Speicherkontrolleurs auf der Zentraleinheit selbst zugegriffen, Bandbreite auf HyperTransport oder QPI-Verbindung für anderen Gebrauch befreiend.

Übertragungsraten

Die Bandbreite oder der maximale theoretische Durchfluss des Vorderseite-Busses werden durch das Produkt der Breite seines Datenpfads, seine Uhr-Frequenz (Zyklen pro Sekunde) und die Zahl von Datenübertragungen bestimmt, die es pro Uhr-Zyklus durchführt. Zum Beispiel hat ein breiter 64-Bit-(8-Byte-)-FSB, der an einer Frequenz von 100 MHz funktioniert, die 4 Übertragungen pro Zyklus durchführt, eine Bandbreite von 3200 Megabytes pro Sekunde (MB/s):

:8 B × 100 MHz × 4/periodisch wiederholst = 3200 MB/s

Die Zahl von Übertragungen pro Uhr-Zyklus hängt von der verwendeten Technologie ab. Zum Beispiel führt GTL + 1 Übertragung/Zyklus, EV6 2 Übertragungen/Zyklus und AGTL + 4 Übertragungen/Zyklus durch. Intel nennt die Technik von vier Übertragungen pro Zyklus-Viererkabelpumpen.

Viele Hersteller veröffentlichen die Geschwindigkeit des FSB im MHZ, aber verwenden häufig die wirkliche physische Uhr-Frequenz, aber die theoretische wirksame Datenrate nicht (der Megaübertragungen pro Sekunde oder MT/s allgemein genannt wird). Das ist, weil die wirkliche Geschwindigkeit dadurch bestimmt wird, wie viele Übertragungen durch jeden Uhr-Zyklus sowie durch die Uhr-Frequenz durchgeführt werden können. Zum Beispiel, wenn eine Hauptplatine (oder Verarbeiter) einen FSB an 200 MHz abstoppen ließ und 4 Übertragungen pro Uhr-Zyklus durchführt, wird der FSB an 800 MT/s abgeschätzt.

Verarbeiter von Intel

AMD Verarbeiter

Siehe auch

• HyperTransport
• Intel QuickPath Interconnect