SuperH (oder SCH) ist eine Befehlssatz-von Hitachi entwickelte 32-Bit-Architektur (ISA) des reduzierten Befehlssatz-Computers (RISC). Es wird von Mikrokontrolleuren und Mikroprozessoren für eingebettete Systeme durchgeführt.

Die SCH 4 Architektur-Unterstützungen sowohl groß-endian als auch wenig endian Byte-Einrichtung.

Geschichte

Die Verarbeiter-Kernfamilie von SuperH wurde zuerst von Hitachi am Anfang der 1990er Jahre entwickelt.

Hitachi hat eine ganze Gruppe von nach oben gerichteten vereinbaren Befehlssatz-Zentraleinheitskernen entwickelt. SCH 1 und die SCH 2 wurden in Sega Saturn und Sega 32X verwendet. Diese Kerne haben 16-Bit-Instruktionen für die bessere Codedichte als 32-Bit-Instruktionen, ein Vorteil zurzeit, weil Gedächtnis sehr teuer war.

Ein paar Jahre später wurde der SCH 3 Kern zu SCH Zentraleinheitsfamilie hinzugefügt; neue Eigenschaften haben ein anderes Unterbrechungskonzept, eine Speicherverwaltungseinheit (MMU) und ein modifiziertes Konzept des geheimen Lagers eingeschlossen. Der SCH 3 Kern hat auch eine DSP Erweiterung, dann genannt SH-3-DSP bekommen. Mit verlängerten Datenpfaden für die effiziente DSP-Verarbeitung, speziellen Akkumulatoren und einen hingebungsvollen MAC-Typ DSP Motor, vereinigte dieser Kern den DSP und die RISC Verarbeiter-Welt. Eine Ableitung wurde auch mit dem Original SCH 2 Kern verwendet.

Für Dreamcast hat Hitachi die SCH 4 Architektur entwickelt. Superskalare (2-wegige) Instruktionsausführung und ein Vektor, der Punkt-Einheit schwimmen lässt, waren die Höhepunkte dieser Architektur. SCH wurden 4 basierte Standardchips 1998 eingeführt.

Anfang 2001 haben Hitachi und ST Microelectronics die IP Gesellschaft SuperH, Inc. gebildet, die dabei war, den SCH 4 Kern anderen Gesellschaften zu lizenzieren, und die SCH 5 Architektur, die erste Bewegung von SuperH ins 64-Bit-Gebiet entwickelte. SuperH, Inc. hat den IP dieser Zentraleinheitskerne zur Renesas Technologie 2004 verkauft.

Das SCH 5 Design hat zwei Verfahrensweisen unterstützt. SHcompact Weise ist zu den Benutzerweise-Instruktionen des SCH 4 Befehlssatzes gleichwertig. SHmedia Weise, ist mit 32-Bit-Instruktionen mit vierundsechzig 64-Bit-Registern der ganzen Zahl und SIMD Instruktionen sehr verschieden. In der SHmedia Weise wird der Bestimmungsort eines Zweigs (Sprung) in ein Zweigregister getrennt aus der wirklichen Zweiginstruktion geladen. Das erlaubt dem Verarbeiter, Instruktionen für einen Zweig vorherbeizuholen, ohne der Instruktionsstrom herumschnüffeln zu müssen. Die Kombination einer Kompakt-16-Bit-Instruktionsverschlüsselung mit einer stärkeren 32-Bit-Instruktionsverschlüsselung ist zu SCH 5 nicht einzigartig; ARM-Verarbeiter haben eine 16-Bit-Daumen-Weise, und MIPS Verarbeiter haben eine MIPS-16 Weise. Jedoch, SCH 5 unterscheidet sich, weil seine rückwärts gerichtete Vereinbarkeitsweise die 16-Bit-Verschlüsselung aber nicht die 32-Bit-Verschlüsselung ist.

Die Evolution der Architektur von SuperH geht noch weiter. Der letzte Entwicklungsschritt ist 2003 geschehen, wo die Kerne von SCH 2 bis zu SCH 4 vereinigt in einen Superskalar SCH-X Kern wurden, der eine Art Befehlssatz-Obermenge der vorherigen Architekturen bildet.

Heute sind die Zentraleinheitskerne von SuperH, Architektur und Produkte mit der Renesas Technologie, eine Fusion der Halbleiter-Gruppen von Hitachi und Mitsubishi und der Architektur wird um die SCH 2, SCH-2A, SCH 3, SH4 und SCH-4A Plattformen konsolidiert, die einer ersteigbaren Familie geben.

Modelle

Die Familie von Zentraleinheitskernen von SuperH schließt ein:

• SCH 1 - verwendet in Mikrokontrolleuren für tief eingebettete Anwendungen (CD-ROM-Laufwerke, Hauptgeräte, usw.)
• SCH 2 - verwendet in Mikrokontrolleuren mit höheren Leistungsvoraussetzungen, die auch im selbstfahrenden wie Motor verwendet sind, kontrollieren Einheiten oder im Netzwerkanschluss von Anwendungen, und auch in Videospiel-Konsolen wie der Sega Saturn. Die SCH 2 haben auch nach Hause in vielen Motorkontrollanwendungen gefunden.
• SCH-2A - SCH-2A ist Kern eine Erweiterung des SCH 2 Kerns einschließlich einiger Extrainstruktionen, aber am wichtigsten sich zu einer Superskalararchitektur bewegend (es ist dazu fähig, mehr als eine Instruktion in einem einzelnen Zyklus durchzuführen), und zwei fünfstufige Rohrleitungen. Es vereinigt auch 15 Register-Banken, um eine Unterbrechungslatenz von 6 Uhr-Zyklen zu erleichtern. Es ist auch in der Motorkontrollanwendung sondern auch in Multimedia, Auto Audio-, powertrain, Automobilkörperkontrolle und Büro + Gebäude der Automation stark
• SCH-DSP - am Anfang entwickelt für den Mobiltelefonmarkt, verwendet später in vielen Verbraucheranwendungen, die DSP Leistung für die JPEG Kompression usw. verlangen.
• SCH 3 - verwendet für bewegliche und tragbare Anwendungen wie Jornada, der in Anwendungen des Windows CE und Markt viele Jahre lang auf dem Autonavigationsmarkt stark

• SH-3-DSP - verwendet hauptsächlich in Multimediaterminals und Netzwerkanschlussanwendungen, auch in Druckern und Faxgeräten
• SCH 4 - hat verwendet, wann auch immer hohe Leistung wie Automultimediaterminals, Videospiel-Konsolen oder mit dem Satz oberste Kästen erforderlich ist
• SCH 5 - verwendet in Multimediaanwendungen des hohen Endes
• SCH-X - Hauptströmungskern, der in verschiedenen Geschmäcken (mit/ohne DSP oder FPU Einheit) in Motorkontrolleinheit, Automultimediaausrüstung, mit dem Satz obersten Kästen oder Mobiltelefonen verwendet ist
• SCH BEWEGLICH - SuperH Beweglicher Anwendungsverarbeiter; entworfen, um Anwendung abzuladen, die vom Basisband LSI in einer Prozession geht

SCH 2

Die SCH 2 sind eine RISC 32-Bit-Architektur, sie hat 16 allgemeine Zweck-Register, der sie gut angepasst für in C geschriebene Programme macht.

Es hat befestigte Länge-Instruktionen von 16 Bit für die hohe Codedichte, Eigenschaften, die eine Hardware multipliziert - sammeln (MAC) Block für DSP Algorithmen an, und hat eine fünfstufige Rohrleitung.

Die SCH 2 haben ein geheimes Lager auf allen Geräten des ROMS weniger.

Es stellt auch ein Vektor-Grundregister, globales Grundregister und ein Verfahren-Register zur Verfügung.

Heute das SCH 2 Familienstrecken von 32k des Blitzes an Bord bis zu Geräten des ROMS weniger. Es wird in einer Vielfalt von verschiedenen Geräten mit der sich unterscheidenden Peripherie verwendet, die, Ethernet, Motorkontrolle-Zeitmesser-Einheit, schneller ADC und andere KANN.

SCH-2A

SCH-2A ist eine Steigung zum SCH 2 Kern. Es wurde Anfang 2006 bekannt gegeben.

Am Start 2007 war der SCH-2A basierte SH7211 der schnellste eingebettete Blitz-Mikrokontrolleur in der Welt, der an 160 MHz läuft. Es ist später durch mehrere neuere Geräte von SuperH ersetzt worden, die an bis zu 200 MHz laufen.

Neue Eigenschaften auf SCH-2A Kern schließen ein:

• Superskalararchitektur: Ausführung von 2 Instruktionen gleichzeitig.
• Architektur von Harvard
• Zwei 5-stufige Rohrleitungen.
• 15 Register-Banken für die Unterbrechungsantwort in 6 Zyklen.
• Fakultativer FPU

SCH-2A misst Familie heute ein breites Speicherfeld von 16 Kilobytes bis dazu ab und schließt viele Schwankungen des ROMS weniger ein. Die Geräte zeigen Standardperipherie, die, Ethernet, USB und mehr sowie mehr Anwendung spezifische Peripherie wie Motorkontrollzeitmesser, TFT Kontrolleure und powertrain Automobilanwendungen gewidmete Peripherie KANN.

SCH 4

Die SCH 4 wurden für den primären Gebrauch in Multimediaanwendungen, wie der Dreamcast von Sega und NAOMI Spielsysteme entwickelt. Es schließt eine viel stärkere Schwimmpunkt-Einheit und zusätzliche eingebaute Funktionen, zusammen mit der Standard-32-Bit-Verarbeitung der ganzen Zahl und 16-Bit-Instruktionsgröße ein.

SCH schließen 4 Eigenschaften ein:

• FPU mit vier Schwimmpunkt-Vermehrern, einfache 32-Bit-Präzision und doppelte 64-Bit-Präzision unterstützend, lässt schwimmen
• 128 Bit, die Punkt-Bus schwimmen lassen, der 3.2GB/sec erlaubt, übertragen Rate vom geheimen Datenlager
• 64-Bit-Außendatenbus mit dem 32-Bit-Speicherwenden, ein Maximum von 4 GB addressable Gedächtnis mit einer Übertragungsrate von 800MB/sec erlaubend
• Eingebaute Unterbrechung, DMA und Macht-Verwaltungskontrolleure

Links

• Renesas SuperH - Produkte, Werkzeuge, Handbücher, App. Zeichen, Information
• Linux Entwicklungsliste von SuperH
• DCTP - Hitachi 200 MHz SCH 4