Alpha, ursprünglich bekannt als Alpha AXP, ist eine Befehlssatz-64-Bit-Architektur (ISA) des reduzierten Befehlssatz-Computers (RISC), die von Digital Equipment Corporation (DEC) entwickelt ist, entworfen, um den VAX komplizierten Befehlssatz-32-Bit-Computer (CISC) ISA und seine Durchführungen zu ersetzen. Alpha wurde in Mikroprozessoren durchgeführt, die ursprünglich entwickelt und vor dem DEZ fabriziert sind. Diese Mikroprozessoren wurden in einer Vielfalt von Arbeitsplätzen im DEZ und Servern am prominentesten verwendet, die schließlich die Basis für fast ganze ihre Mitte zur oberen Skala-Aufstellung gebildet haben. Mehrere Drittverkäufer haben auch Systeme von Alpha einschließlich PC-Form-Faktor-Hauptplatinen erzeugt.

Betriebssysteme, die Alpha unterstützt haben, haben OpenVMS (vorher bekannt als OpenVMS AXP), Tru64 UNIX (vorher bekannt als DEZ OSF/1 AXP und Digitaler UNIX), Windows NT (bis zu 4.0 SP6 und Windows 2000 RC1), GNU/Linux (Debian GNU/Linux, Gentoo Linux und Rote Hat Linux), BSD UNIX (NetBSD, OpenBSD und FreeBSD bis zu 6.x), sowie der L4Ka eingeschlossen:: Pistazie-Kern.

Die Architektur von Alpha wurde zusammen mit den meisten Teilen des DEZ zu Compaq 1998 verkauft. Compaq, bereits ein Kunde von Intel, entschieden, um Alpha für bevorstehenden Hewlett Packard/Intel Itanium Architektur stufenweise einzustellen, und hat das ganze geistige Eigentum von Alpha an Intel 2001 verkauft, effektiv das Produkt tötend. Hewlett Packard hat Compaq später dass dasselbe Jahr, ständige Entwicklung des vorhandenen Erzeugnisses bis 2004 gekauft, und versprechend fortzusetzen, Alpha-basierte Systeme, größtenteils zur vorhandenen Kundenbasis, bis Oktober 2006 (später erweitert bis April 2007) zu verkaufen.

Geschichte

Alpha ist aus einem früheren RISC-Projekt genannt PRISMA, selbst das Endprodukt von mehreren früheren Projekten geboren gewesen. PRISMA wurde nach einem Vorschlag von der Palo Altstimme-Designmannschaft annulliert, die Unix-einzigen Arbeitsplätze (DECstation 3100) auf einem MIPS R2000 Verarbeiter zu bauen, dem DECstation erlaubend, zu kommen, um eher einzukaufen. Unter den Unterschieden zwischen PRISMA und anderen RISC Verarbeitern war jedoch, dass PRISMA einen benutzerprogrammierbaren als Epicode bekannten Mikrocode unterstützt hat. PRISMA war mit der Absicht entworfen, ein neues Betriebssystem zusammen damit zu veröffentlichen, als Glimmerschiefer bekannt worden, der ihm erlauben würde, "heimische" Programme mit Höchstgeschwindigkeit zu führen, während er auch die vorhandenen VMS Programme von Digital vom VAX nach der geringen Konvertierung unterstützt. Management im DEZ hat das Bedürfnis bezweifelt, eine neue Computerarchitektur zu erzeugen, um ihren vorhandenen VAX und DECstation Linien zu ersetzen, und hat schließlich das PRISMA-Projekt 1988 beendet.

Zurzeit der Annullierung, jedoch, zweiter Generation RISC Chips (wie die neuere SPARC Architektur), boten viel bessere Verhältnisse des Preises/Leistung an als die VAX Aufstellung. Es war klar, dass eine dritte Generation den VAX auf alle Weisen nicht nur auf Kosten völlig überbieten würde. Eine andere Studie wurde angefangen, um zu sehen, ob eine neue RISC Architektur definiert werden konnte, der den VMS Betriebssystem direkt unterstützen konnte. Das neue Design hat die meisten grundlegenden PRISMA-Konzepte verwendet, aber wurde wiederabgestimmt, um VMS und VMS Programmen zu erlauben, mit der angemessenen Geschwindigkeit ohne Konvertierung überhaupt zu laufen. Die Entscheidung wurde auch getroffen, um das Design zu einer vollen 64-Bit-Durchführung von 32 Bit des PRISMAS, eine Konvertierung zu befördern, die alle RISC Hauptverkäufer übernahmen. Schließlich ist diese neue Architektur Alpha geworden. Die primären Befehlssatz-Architekten von Alpha waren Richard L. Sites und Richard T. Witek. Der Epicode des PRISMAS wurde in den PALcode von Alpha entwickelt, eine abstrahierte Schnittstelle der Plattform - und Verarbeiter mit der Durchführung spezifische Eigenschaften zur Verfügung stellend.

Der Hauptbeitrag von Alpha zur Mikroprozessor-Industrie und der Hauptgrund für seine Leistung, waren nicht so viel die Architektur, aber eher seine Durchführung. Damals (wie es jetzt ist) wurde die Mikrochip-Industrie durch das automatisierte Design und die Lay-Out-Werkzeuge beherrscht. Die Span-Entwerfer am manuellen hoch entwickelten fortfahrenden fortlaufenden Digitalstromkreis-Design, um sich mit der allzu komplizierten VAX Architektur zu befassen. Die Chips von Alpha haben gezeigt, dass manuelles auf eine einfachere, sauberere Architektur angewandtes Stromkreis-Design viel höhere Betriebsfrequenzen berücksichtigt hat als diejenigen, die mit den mehr automatisierten Designsystemen möglich waren. Diese Chips haben eine Renaissance des kundenspezifischen Stromkreis-Designs innerhalb der Mikroprozessor-Designgemeinschaft verursacht.

Ursprünglich wurden die Verarbeiter von Alpha der DECchip 21x64 Reihe mit "DECchip" benannt, der Mitte der 1990er Jahre mit "dem Alpha" ersetzt ist. Die ersten zwei Ziffern, "21" bedeutet das 21. Jahrhundert, und die letzten zwei Ziffern, "64" bedeutet 64 Bit. Die Alpha wurde als 64 Bit vom Anfang entworfen, und es gibt No-32-Bit-Version. Die mittlere Ziffer hat der Generation der Architektur von Alpha entsprochen. Innerlich wurden Verarbeiter von Alpha auch durch EV Zahlen, EV identifiziert, der offiziell "für Verlängerten VAX" eintritt, aber eine alternative humorvolle Bedeutung "Elektrischen Vlasic" hat, Huldigung dem Elektrischen Essiggurke-Experiment am Westforschungslaboratorium gebend.

Die ersten paar Generationen der Chips von Alpha waren einige der am meisten innovativen von ihrer Zeit. Die erste Version, die Alpha 21064 oder EV4, war der erste CMOS Mikroprozessor, dessen Betriebsfrequenz mit höher angetriebenen ECL Minicomputern und Großrechnern konkurriert hat. Das zweite, 21164 oder EV5, war der erste Mikroprozessor, um ein großes sekundäres geheimes Lager auf dem Span zu legen. Das dritte, 21264 oder EV6, war der erste Mikroprozessor, um sowohl hoch Betriebsfrequenz als auch das mehr komplizierte in Unordnung Ausführungsmikroarchitektur zu verbinden. Die 21364 oder der EV7 waren der erste hohe Leistungsverarbeiter, um einen Speicherkontrolleur auf dem Span zu haben. Das unerzeugte 21464 oder EV8 wäre erst gewesen, um gleichzeitige Nebenläufigkeit einzuschließen, aber diese Version wurde nach dem Verkauf des DEZ zu Compaq annulliert. Das Tarantel-Forschungsprojekt, das am wahrscheinlichsten EV9 genannt worden sein würde, wäre der erste Verarbeiter von Alpha gewesen, um eine Vektor-Einheit zu zeigen.

Ein beharrlicher Eingeweihten im DEZ zugeschriebener Bericht weist darauf hin, dass die Wahl des AXP Anhängsels für den Verarbeiter von der gesetzlichen Abteilung des DEZ gemacht wurde, die noch vom VAX Handelsmarke-Misserfolg schmerzte. Nach einer langen Suche, wie man fand, wurde das Anhängsel "AXP" völlig unbelastet. Innerhalb der Computerindustrie wurde ein Witz angefangen, dass das Akronym AXP "Fast genau PRISMA" beabsichtigt hat.

Designgrundsätze

Die Alpha-Architektur war beabsichtigt, um ein Hochleistungsdesign zu sein. Digital hat die Architektur beabsichtigt, um eine eintausendfache Zunahme in der Leistung mehr als fünfundzwanzig Jahre zu unterstützen. Um das zu sichern, wurde jede architektonische Eigenschaft, die vielfaches Instruktionsproblem, Uhr-Rate oder Mehrverarbeitung behindert hat, entfernt. Infolgedessen hat das Alpha nicht:

• Zweigverzögerungsablagefächer
• Unterdrückte Instruktionen
• Byte-Last oder Lager-Instruktionen (später hinzugefügt mit den Byte-Worterweiterungen (BWX))

Bedingungscodes

Das Alpha hat Bedingungscodes für Instruktionen der ganzen Zahl nicht, einen potenziellen Engpass am Bedingungsstatusregister zu entfernen. Instruktionen, die auf eine Überschwemmung, wie das Hinzufügen von zwei Zahlen hinauslaufen, deren Ergebnis 64 Bit nicht einfügt, schreiben die 32 oder 64 am wenigsten bedeutenden Bit dem Bestimmungsort-Register. Das Tragen wird durch das Durchführen eines nicht unterzeichneten erzeugt vergleichen auf dem Ergebnis mit irgendeinem operand, um zu sehen, ob das Ergebnis kleiner ist als irgendein operand. Wenn der Test, der Wert wahr war, wird einer dem am wenigsten bedeutenden Bit des Bestimmungsort-Registers geschrieben, um die Bedingung anzuzeigen.

Register

Die Architektur hat eine Reihe 32 Register der ganzen Zahl und eine Reihe 32 Schwimmpunkt-Register zusätzlich zu einem Programm-Schalter, zwei Schloss-Register und ein Schwimmpunkt-Kontrollregister (FPCR) definiert. Es hat auch Register definiert, die, durchgeführte nur fakultativ waren, wenn die Durchführung sie verlangt hat. Letzt wurden Register für PALcode definiert.

Die Register der ganzen Zahl wurden als R0 zu R31 angezeigt, und Schwimmpunkt-Register wurden als F0 zu F31 angezeigt. Die R31- und F31-Register waren zur Null festverdrahtet, und schreibt jenen Registern durch Instruktionen werden ignoriert. Das überlegte Digitalverwenden einer vereinigten Register-Datei, aber einer Spalt-Register-Datei wurde beschlossen, besser zu sein, weil es Zwei-Späne-Durchführungen ermöglicht hat, eine Register-Datei auf jedem Span und ganze Zahl-Only-Durchführungen liegen zu lassen, um die Schwimmpunkt-Register-Datei wegzulassen, die die Schwimmpunkt-Register enthält. Eine Spalt-Register-Datei wurde auch beschlossen, für die vielfache Instruktion passender zu sein, kommen wegen der verminderten Anzahl von gelesenen heraus und schreiben Häfen. Die Zahl von Registern pro Register-Datei wurde auch, mit 32 und 64 betrachtet, Wettbewerber seiend. Digital hat beschlossen, dass 32 Register passender waren, weil es verlangt hat, weniger sterben Raum, der Uhr-Frequenzen verbessert hat. Wie man hielt, war diese Zahl von Registern ein Hauptproblem hinsichtlich der Leistung und des zukünftigen Wachstums nicht, weil zweiunddreißig Register mindestens achtwegiges Instruktionsproblem unterstützen konnten.

Der Programm-Schalter ist ein 64-Bit-Register, das eine longword-ausgerichtete virtuelle Byte-Adresse enthält, d. h. sind die niedrigen zwei Bit des Programm-Schalters immer Null. Der PC wird durch vier zur Adresse der folgenden Instruktion erhöht, wenn eine Instruktion decodiert wird. Eine Schloss-Fahne und geschlossenes physisches Adressregister werden durch die lastgeschlossenen und durch das Lager bedingten Instruktionen für die Mehrverarbeiter-Unterstützung verwendet. Das Schwimmpunkt-Kontrollregister (FPCR) ist ein 64-Bit-Register, das durch die Architektur definiert ist, die für den Gebrauch durch Durchführungen von Alpha mit der IEEE 754-entgegenkommenden Schwimmpunkt-Hardware beabsichtigt ist.

Datentypen

In der Alpha-Architektur wurde ein Byte als eine 8-Bit-Gegebenheit, ein Wort als eine 16-Bit-Gegebenheit, ein longword als eine 32-Bit-Gegebenheit, ein quadword als eine 64-Bit-Gegebenheit und ein octaword als eine 128-Bit-Gegebenheit definiert.

Die Alpha-Architektur hat ursprünglich sechs Datentypen definiert:

• Quadword (64 Bit) ganze Zahl
• Longword (32 Bit) ganze Zahl
• IEEE T-floating-point (verdoppeln Präzision, 64 Bit)
• IEEE S-floating-point (einfache Präzision, 32 Bit)

Um ein Niveau der Vereinbarkeit mit VAX, die 32-Bit-Architektur das nachgefolgte Alpha aufrechtzuerhalten, wurden zwei VAX Datentypen eingeschlossen:

• VAX G-Schwimmen-Punkt (verdoppeln Präzision, 64 Bit)
• VAX F-Schwimmen-Punkt (einfache Präzision, 32 Bit)

Das Alpha hatte etwas Bestimmung für die zukünftige Vergrößerung des Befehlssatzes, um 128-Bit-Datentypen einzuschließen.

Gedächtnis

Das Alpha hat einen virtuellen geradlinigen 64-Bit-Adressraum ohne Speichersegmentation. Durchführungen können einen kleineren virtuellen Adressraum mit einer minimalen Größe von 43 Bit durchführen. Obwohl die unbenutzten Bit in der Hardware wie TLBs nicht durchgeführt wurden, hat die Architektur verlangt, dass Durchführungen überprüft haben, ob sie Null sind, um Softwarevereinbarkeit mit Durchführungen zu sichern, die einen größeren oder den vollen virtuellen Adressraum durchgeführt haben.

Instruktionsformate

Das Alpha ISA hat eine feste Instruktionslänge von 32 Bit. Es hat sechs Instruktionsformate.

Die ganze Zahl funktioniert Format wird durch Instruktionen der ganzen Zahl verwendet. Es enthält 6 Bit opcode Feld, das vom Feld von Ra gefolgt ist, das angibt, dass das Register, das den ersten operand und das Feld von Rb enthält, das Register angibt, das den zweiten operand enthält. Als nächstes ist ein 3-Bit-Feld, das unbenutzt und vorbestellt ist. Ein 1-Bit-Feld enthält "0", der dieses Format von der ganzen Zahl wörtliches Format unterschieden hat. Ein 7-Bit-Funktionsfeld folgt, der in Verbindung mit dem opcode verwendet wird, um eine Operation anzugeben. Das letzte Feld ist das RC-Feld, das das Register angibt, dem das Ergebnis einer Berechnung geschrieben werden sollte. Die Register-Felder sind alle 5 Bit lang, erforderlich, um 32 einzigartige Positionen, die 32 Register der ganzen Zahl zu richten.

Wörtliches Format der ganzen Zahl wird durch Instruktionen der ganzen Zahl verwendet, die einen Druckfehler als einer der operands verwenden. Das Format ist dasselbe, weil die ganze Zahl Format abgesehen vom Ersatz des 5-Bit-Feldes von Rb und den 3 Bit des unbenutzten Raums mit einem wörtlichen 8-Bit-Feld bedient, das zu 64 Bit operand nullerweitert wird.

Der Schwimmpunkt funktioniert Format wird durch Schwimmpunkt-Instruktionen verwendet. Es ist der ganzen Zahl ähnlich bedienen Format, aber hat ein 11-Bit-Funktionsfeld gemacht möglich durch das Verwenden der wörtlichen und unbenutzten Bit, die in der ganzen Zahl vorbestellt werden, bedienen Format.

Das Speicherformat wird größtenteils durch die Last und Lager-Instruktionen verwendet. Es hat 6 Bit opcode Feld, ein 5-Bit-Feld von Ra, ein 5-Bit-Feld von Rb und ein 16-Bit-Versetzungsfeld.

Zweiginstruktionen haben 6 Bit opcode Feld, ein 5-Bit-Feld von Ra und ein 21-Bit-Versetzungsfeld. Das Ra Feld gibt ein Register an, das durch eine bedingte Zweiginstruktion zu prüfen ist, und wenn die Bedingung entsprochen wird, wird der Programm-Schalter durch das Hinzufügen des Inhalts des Versetzungsfeldes mit dem Programm-Schalter aktualisiert. Das Versetzungsfeld enthält eine unterzeichnete ganze Zahl, und wenn der Wert der ganzen Zahl positiv ist, wenn der Zweig dann genommen wird, wird der Programm-Schalter erhöht. Wenn der Wert der ganzen Zahl negativ ist, dann ist Programm-Schalter decremented, wenn der Zweig genommen wird. Die Reihe eines Zweigs ist 1,048,576. Die Alpha-Architektur wurde mit einer großen Reihe als ein Teil der vorausschauenden Absicht der Architektur entworfen.

Das CALL_PAL-Format wird durch die Instruktion verwendet, die verwendet wird, um PALcode Unterprogramme zu nennen. Das Format behält das opcode Feld, aber ersetzt andere durch ein 26-Bit-Funktionsfeld, das eine ganze Zahl enthält, die ein FREUND-Unterprogramm angibt.

Befehlssatz

Steueranweisungen

Die Steueranweisungen bestehen aus bedingten und vorbehaltlosen Zweigen und Sprüngen. Die bedingten und vorbehaltlosen Zweiginstruktionen verwenden das Zweiginstruktionsformat, während die Sprung-Instruktionen das Speicherinstruktionsformat verwenden.

Bedingte Zweige prüfen das am wenigsten bedeutende Bit eines Registers wird gesetzt oder klar, oder vergleichen Sie ein Register als ein unterzeichneter quadword zur Null und Zweig, wenn die angegebene Bedingung wahr ist. Diese Bedingungen, die verfügbar sind, für ein Register mit der Null zu vergleichen, sind Gleichheit, Ungleichheit weniger als, weniger als oder gleich, größer oder gleich, und größer als. Die neue Adresse wird durch das Longword-Übereinstimmen und Zeichen geschätzt, das die 21-Bit-Versetzung erweitert und es zur Adresse der Instruktion im Anschluss an den bedingten Zweig hinzufügt.

Vorbehaltlose Zweige aktualisieren den Programm-Schalter mit einer neuen Adresse geschätzt ebenso als bedingte Zweige. Sie sparen auch die Adresse der Instruktion im Anschluss an den vorbehaltlosen Zweig zu einem Register. Es gibt zwei solche Instruktionen, und sie unterscheiden sich nur in den Hinweisen hat für die Zweigvorhersagehardware gesorgt.

Es gibt vier Sprung-Instruktionen. Diese alle führen dieselbe Operation durch, die Adresse der Instruktion im Anschluss an den Sprung sparend, und den Programm-Schalter mit einer neuen Adresse von einem Register versorgend. Sie unterscheiden sich in den der Zweigvorhersagehardware zur Verfügung gestellten Hinweisen. Das unbenutzte Versetzungsfeld wird für diesen Zweck verwendet.

Arithmetik der ganzen Zahl

Die Arithmetik-Instruktionen der ganzen Zahl führen Hinzufügung, Multiplikation und Subtraktion auf longwords und quadwords durch; und Vergleich auf quadwords. Es gibt keine Instruktion (En) für die Abteilung, weil die Architekten gedacht haben, dass die Durchführung der Abteilung in der Hardware für die Einfachheit nachteilig war. Zusätzlich zum Standard fügen hinzu und ziehen Instruktionen ab, es gibt erkletterte Versionen. Diese Versionen wechseln den zweiten operand nach links durch zwei oder drei Bit vor dem Hinzufügen oder Abziehen aus. Das Multiplizieren von Longword und Multipliziert Quadword Instruktionen schreiben die am wenigsten bedeutenden 32 oder 64 Bit eines 64- oder 128-Bit-Ergebnisses zum Bestimmungsort-Register beziehungsweise. Da es nützlich ist, die bedeutendste Hälfte zu erhalten, Multiplizieren die Nicht unterzeichneten Quadword, der Hohe (UMULH) Instruktion zur Verfügung gestellt wird. UMULH wird verwendet, um Mehrpräzisionsarithmetik und Abteilungsalgorithmen durchzuführen. Das Konzept einer getrennten Instruktion für die Multiplikation, die die bedeutendste Hälfte eines Ergebnisses zurückgibt, wurde vom PRISMA genommen.

Die Instruktionen, die auf longwords funktionieren, ignorieren die bedeutendste Hälfte des Registers, und das 32-Bit-Ergebnis ist Zeichen-verlängert, bevor es dem Bestimmungsort-Register geschrieben wird. Standardmäßig, das Hinzufügen, multiplizieren Sie, und ziehen Sie Instruktionen mit Ausnahme von UMULH ab, und erkletterte Versionen dessen tragen bei und machen Abstriche, tun Sie keine Falle auf der Überschwemmung. Wenn solche Funktionalität erforderlich ist, werden Versionen dieser Instruktionen, die Überschwemmungsentdeckung und Falle auf der Überschwemmung durchführen, zur Verfügung gestellt.

Die vergleichen Instruktionen vergleichen zwei Register oder ein Register und einen Druckfehler und schreiben '1' dem Bestimmungsort-Register, wenn die angegebene Bedingung wahr ist oder '0' wenn nicht. Die Bedingungen sind Gleichheit, Ungleichheit weniger als oder gleich, und weniger als. Sich mit Ausnahme von den Instruktionen, die die ehemaligen zwei Bedingungen angeben, gibt es Versionen, die unterzeichnet leisten und nicht unterzeichnet vergleicht.

Der Arithmetik-Instruktionsgebrauch der ganzen Zahl die ganze Zahl bedient Instruktionsformate.

Logisch und Verschiebung

Die logischen Instruktionen bestehen aus denjenigen, um bitwise logische Operationen und bedingte Bewegungen der Register der ganzen Zahl durchzuführen. Die bitwise logischen Instruktionen leisten UND, NAND, NOCH, ODER, XNOR und XOR zwischen zwei Registern oder einem Register und wörtlich. Die bedingten Bewegungsinstruktionen prüfen ein Register als ein unterzeichneter quadword zur Null und Bewegung, wenn die angegebene Bedingung wahr ist. Die angegebenen Bedingungen sind Gleichheit, Ungleichheit weniger als oder gleich, weniger als, größer oder gleich, und größer als. Die Verschiebeanweisungen führen arithmetische richtige Verschiebung und logische linke und richtige Verschiebungen durch. Der Verschiebungsbetrag wird durch ein Register gegeben oder wörtlich. Logisch und Verschiebeanweisungsgebrauch die ganze Zahl bedienen Instruktionsformate.

Erweiterungen

Erweiterungen des Byte-Wortes (BWX)

Später hat das Alpha Erweiterungen des Byte-Wortes, eine Reihe von Instruktionen eingeschlossen, 8-bit- und 16-Bit-Datentypen zu manipulieren. Diese Instruktionen wurden zuerst in 21164A (EV56) Mikroprozessor eingeführt und sind in allen nachfolgenden Durchführungen da. Diese Instruktionen haben Operationen durchgeführt, die vorher vielfache Instruktionen verlangt haben durchzuführen, der Codedichte und die Leistung von bestimmten Anwendungen verbessert hat. BWX hat auch den Wetteifer des x86 Maschinencodes und das Schreiben von Gerät-Fahrern leichter gemacht.

Motion Video Instructions (MVI)

Motion Video Instructions (MVI) waren eine Befehlssatz-Erweiterung auf die Alpha ISA, der Instruktionen für die einzelne Instruktion, vielfache Daten (SIMD) Operationen hinzugefügt hat. Durchführungen von Alpha, die MVI in der zeitlichen Reihenfolge durchführen, sind die Alpha 21164PC (PCA56 und PCA57), Alpha 21264 (EV6) und Alpha 21364 (EV7). Verschieden von anderen SIMD Befehlssätzen derselben Periode wie der MDMX von MIP oder der Sehbefehlssatz von Mikrosystemen der Sonne war MVI ein einfacher Befehlssatz, der aus einigen Instruktionen zusammengesetzt ist, die auf in vorhandenen Registern der ganzen Zahl versorgten Datentypen der ganzen Zahl funktionieren.

Die Einfachheit von MVI war wegen zwei Gründe. Erstens, Digital hatte beschlossen, dass das Alpha 21164 bereits zur leistenden DVD-Entzifferung durch die Software fähig war, deshalb Hardware-Bestimmungen zum Zweck nicht verlangend, aber in der MPEG-2-Verschlüsselung ineffizient war. Der zweite Grund war die Voraussetzung, um die schnelle Zykluszeit von Durchführungen zu behalten. Das Hinzufügen vieler Instruktionen hätte kompliziert und sich vergrößert die Instruktion decodieren Logik, eine Uhr-Frequenz einer Durchführung reduzierend.

MVI hat aus 13 Instruktionen bestanden:

Schwimmpunkt-Erweiterungen (ÜBLE LAGE)

Schwimmpunkt-Erweiterungen (ÜBLE LAGE) waren eine Erweiterung die Alpha-Architektur. Es hat neun Instruktionen für die Schwimmpunkt-Quadratwurzel eingeführt und um Daten und von den Registern der ganzen Zahl und Schwimmpunkt-Registern zu übertragen. Das Alpha 21264 (EV6) war der erste Mikroprozessor, um diese Instruktionen durchzuführen.

Graf Extensions (CIX)

Graf Extensions (CIX) war eine Erweiterung auf die Architektur, die drei Instruktionen eingeführt hat, um Bit aufzuzählen. Diese Instruktionen wurden als Arithmetik-Instruktionen der ganzen Zahl kategorisiert. Sie wurden zuerst auf dem Alpha 21264A (EV67) durchgeführt.

Durchführungen

Zur Zeit seiner Ansage wurde Alpha als eine Architektur seit den nächsten 25 Jahren verkündet. Während das nicht sein sollte, hat Alpha dennoch ein vernünftig langes Leben gehabt. Die erste Version, die Alpha 21064 (sonst bekannt als der EV4) wurde im November 1992 eingeführt, an bis zu 192 MHz laufend; ein geringer weicht des Sterbens zurück (der EV4S, zurückgewichen 0.75 µm zu 0.675 µm) ist an 200 MHz ein paar Monate später gelaufen. Der 64-Bit-Verarbeiter war ein superpipelined und Superskalardesign wie andere RISC Designs, aber hat sie alle dennoch und DEZ touted es als der schnellste Verarbeiter in der Welt überboten. Die sorgfältige Aufmerksamkeit auf das Stromkreis-Design, einen Gütestempel der Designmannschaft von Hudson, wie ein riesiges zentralisiertes Uhr-Schaltsystem, hat ihnen erlaubt, die Zentraleinheit mit höheren Geschwindigkeiten zu führen, wenn auch die Mikroarchitektur anderen RISC Chips ziemlich ähnlich war. Im Vergleich ist weniger teurer Intel Pentium an 66 MHz gelaufen, als es den nächsten Frühling gestartet wurde.

Das Alpha 21164 oder EV5 ist verfügbar 1995 an Verarbeiter-Frequenzen von bis zu 333 MHz geworden. Im Juli 1996 war die Linie Geschwindigkeit, die zu 500 MHz im März 1998 bis 666 MHz gestoßen ist. Auch 1998 wurde das Alpha 21264 (EV6) an 450 MHz veröffentlicht, schließlich (2001 mit dem 21264C/EV68CB) 1.25 GHz erreichend. 2003 wurde das Alpha 21364 oder EV7 Wunder, im Wesentlichen ein EV68 Kern mit vier 1.6 GB/s Zwischenverarbeiter-Nachrichtenverbindungen für die verbesserte Mehrverarbeiter-Systemleistung gestartet, an 1 oder 1.15 GHz laufend.

1996 wurde die Produktion von Chips von Alpha von Samsung Electronics Company lizenziert. Im Anschluss an den Kauf von Digitalen durch Compaq die Mehrheit der Produkte von Alpha wurden mit API NetWorks, Inc. (vorher Alpha Processor Inc.), eine private Gesellschaft gelegt, die von Samsung und Compaq gefördert ist. Im Oktober 2001 ist Mikroweg die exklusiven Verkäufe und der Dienstleister der API das Alpha-basierte Erzeugnis von NetWorks geworden.

Am 25. Juni 2001 hat Compaq bekannt gegeben, dass Alpha vor 2004 für den Itanium von Intel stufenweise eingestellt würde, den geplanten EV8 Span annulliert hat, und das ganze geistige Eigentum von Alpha an Intel verkauft hat. HP, neuer Eigentümer des Compaq später dasselbe Jahr, hat bekannt gegeben, dass die Entwicklung der Reihe von Alpha seit noch ein paar Jahren weitergehen würde, einschließlich der Ausgabe 1.3 GHz EV7 Variante hat den EV7z genannt. Das würde die Endwiederholung von Alpha, die 0.13 µm EV79 sein auch annulliert zu werden.

Alpha wurde auch im Piranha, ein Forschungsprototyp durchgeführt, der durch die Korporative Forschung des Compaq und Pausenlose Hardware-Entwicklungsgruppen am Westforschungslabor und Systemforschungszentrum entwickelt ist. Piranha war ein Mehrkerndesign für Transaktionsverarbeitungsarbeitspensen, die acht einfache Kerne enthalten haben. Es wurde auf dem 27. Jährlichen Internationalen Symposium auf der Computerarchitektur im Juni 2000 beschrieben.

Mustergeschichte

ISA Erweiterungen:

• R - Hardware-Unterstützung, um sich zur Unendlichkeit und negativen Unendlichkeit zu runden.
• B - BWX, die "Erweiterung des Bytes/Wortes", Instruktionen hinzufügend, 8- und 16-Bit-Operationen auswendig und Eingabe/Ausgabe zu erlauben
• M - MVI, "Multimedia"-Instruktionen
• F - ÜBLE LAGE, Instruktionen, Daten zwischen der ganzen Zahl zu bewegen und Punkt schwimmen lassend, schreibt sich ein und für die Quadratwurzel
• C - CIX, Instruktionen, um Bit zu zählen und zu finden
• T - Die Unterstützung für den Vorabruf damit modifiziert Absicht, die Leistung des ersten Versuchs zu verbessern, ein Schloss zu erwerben

Leistung

Um die vergleichende Leistung von Alpha-basierten Systemen zu illustrieren, werden einige SPEKULATIONS-Leistungszahlen (SPECint95, SPECfp95) unten verzeichnet. Bemerken Sie, dass die SPEKULATIONS-Ergebnisse behaupten, die gemessene Leistung eines ganzen Computersystems (Zentraleinheit, Bus, Gedächtnis, Bearbeiter optimizer), nicht nur die Zentraleinheit zu melden. Bemerken Sie auch, dass sich der Abrisspunkt und die Skala von 1992 bis 1995 geändert haben. Jedoch geben die Zahlen einen rauen Eindruck der Leistung der Architektur von Alpha (64 Bit), im Vergleich zum zeitgenössischen HP (64 Bit) und auf Intel gegründete Angebote (32 Bit). Vielleicht besteht die offensichtlichste Tendenz darin, dass, während Intel immer vernünftig in der Nähe von Alpha in der Leistung der ganzen Zahl in der Schwimmpunkt-Leistung kommen konnte, der Unterschied beträchtlich war. Auf der anderen Seite ist HP (PAPA-RISC) auch vernünftig Alpha nah, aber diese Zentraleinheiten laufen an bedeutsam niedrigeren Uhr-Raten (MHZ).

Alpha-basierte Systeme

Die erste Generation des DEZ Alpha-basierte Systeme hat den DEZ 3000 AXP Reihe-Arbeitsplätze und Server des niedrigen Endes, DEZ 4000 AXP Reihen Server des mittleren Bereichs, und DEZ 7000 AXP und 10000 AXP Reihe-Server des hohen Endes umfasst. Der DEZ 3000 AXP Systeme haben denselben TURBOchannel Bus wie das vorherige verwendet, hat DECstation Modelle MIPS-basiert, wohingegen die 4000 auf FutureBus + basiert haben und der 7000/10000 eine Architektur mit entsprechenden VAX Modellen geteilt hat.

DEZ hat auch einen einem PC ähnlichen Arbeitsplatz von Alpha mit einem EISA Bus, der DECpc AXP 150 (codename "Jensen", auch bekannt als der DEZ 2000 AXP) erzeugt. Das war das erste System von Alpha, um Windows NT zu unterstützen. DEZ später hat Versionen von Alpha ihres Celebris XL und Persönlicher Digitalarbeitsplatz-PC-Linien mit 21164 Verarbeitern erzeugt.

Digital hat auch einzelne Vorstandscomputer erzeugt, die auf dem VMEbus für den eingebetteten und industriellen Gebrauch gestützt sind. Die erste Generation hat den 21068-basierten AXPvme 64 und AXPvme 64LC und den 21066-basierten AXPvme 160 eingeschlossen. Diese wurden am 1. März 1994 eingeführt. Spätere Modelle wie der AXPvme 100, AXPvme 166 und AXPvme 230 haben auf 21066A Verarbeiter basiert, während das Alpha VME 4/224 und Alpha VME 4/288 auf 21064A Verarbeiter basiert haben. Die letzten Modelle, das Alpha VME 5/352 und Alpha VME 5/480, haben auf dem 21164 Verarbeiter basiert.

Der 21066 Span wurde im DEZ Multia VX40/41/42 Kompaktarbeitsplatz und der ALPHAbook 1 Laptop von der Kaulquappe-Technologie verwendet.

1994 hat DEZ eine neue Reihe von Systemen von AlphaStation und AlphaServer gestartet. Diese verwendeten 21064 oder 21164 Verarbeiter und eingeführt der PCI Bus, die VGA-vereinbaren Rahmenpuffer und PS/2-style die Tastaturen und die Mäuse. AlphaServer 8000 Reihen haben den DEZ 7000/10000 AXP ersetzt und haben auch XMI und FutureBus + Busse verwendet.

AlphaStation XP1000 war der erste auf dem 21264 Verarbeiter gestützte Arbeitsplatz. Später wurden AlphaServer/Station auf den 21264 gestützte Modelle in DS (Abteilungsserver), ES (Unternehmensserver) oder GS (globaler Server) Familien kategorisiert.

Der 21364 Endspan wurde in AlphaServer ES47, ES80 und GS1280 Modelle und AlphaStation ES47 verwendet.

Mehrere OEM-Hauptplatinen wurden vor dem DEZ, wie die 21066 und 21068-basierter AXPpci 33 "NoName" erzeugt, der ein Teil eines Hauptstoßes in den OEM-Markt durch die Gesellschaft, 21164-basierten AlphaPC 164 und AlphaPC 164LX, 21164PC-basierter AlphaPC 164SX und AlphaPC 164RX und 21264-basierter AlphaPC 264DP war. Mehrere Dritte wie Samsung und API haben auch OEM-Hauptplatinen wie die API UP1000 und UP2000 erzeugt.

Um Dritten bei der sich entwickelnden Hardware und Software für die Plattform zu helfen, hat DEZ Einschätzungsausschüsse, wie der EB64 + und EB164 für das Alpha 21064A und 21164 Mikroprozessoren beziehungsweise erzeugt.

Die 21164 und 21264 Verarbeiter wurden von NetApp im verschiedenen Netz Beigefügte Lagerungssysteme verwendet, während die 21064 und 21164 Verarbeiter von Cray in ihrem T3D verwendet wurden und T3E massiv Supercomputern anpassen.

Supercomputer

Die schnellsten Supercomputer haben auf Verarbeitern von Alpha gestützt:

• ASCI Q an Los Alamos National Laboratory. Maschine: HP AlphaServer SC45/GS Traube. Zentraleinheit: 4096 Alpha (21264 EV-68, 1.25 GHz). Rmax: 7.727 Teraflops.

Links

• Das Alpha-Architektur-Handbuch, Version 4
• Das Alpha-Architektur-Handbuch, Version 3
• Digitalfachzeitschrift, Band 4, Nummer 4, Sonderausgabe-1992-Alpha AXP Architektur und Systeme Dieses Problem enthalten mehrere Artikel von den Architekten des Alphas
• Archivierte Entwicklerdokumentationsbibliothek Diese Verbindung zeigt die Hardware-Bedienungshandbücher und datasheets für Mikroprozessoren von Alpha, chipsets und OEM-Hauptplatinen. Schließt das Handbuch von Alpha Architecture und die verschiedenen Programmierhandbücher ein.